造價通
更新時間:2025.04.12
CMOS集成電路中電源和地之間的ESD保護電路設計

格式:pdf

大小:266KB

頁數(shù): 4頁

討論了3種常用的CMOS集成電路電源和地之間的ESD保護電路,分別介紹了它們的電路結構以及設計考慮,并用Hspice對其中利用晶體管延時的電源和地的保護電路在ESD脈沖和正常工作兩種情況下的工作進行了模擬驗證。結論證明:在ESD脈沖下,該保護電路的導通時間為380ns;在正常工作時,該保護電路不會導通,因此這種利用晶體管延時的保護電路完全可以作為CMOS集成電路電源和地之間的ESD保護電路。

中間繼電器構成的斷相保護電路

格式:pdf

大?。?span class="single-tag-height">569KB

頁數(shù): 3頁

據(jù)有關部門數(shù)據(jù)統(tǒng)計表明,在電機控制電路中,缺相事故造成經(jīng)濟損失巨大,很多人認識到斷相保護的重要性。本文提出用一只中間繼電器和兩支高分斷空氣自動開關構成了斷相保護電路的方法,簡單易行,配線簡單,維修方便,保護可靠,又不受環(huán)境溫度的影響。構成了電機拖動控制電路中對斷相保護不可缺少的一個環(huán)節(jié)。

熱門知識

賓館標間電路

精華知識

賓館標間電路

最新知識

賓館標間電路
點擊加載更多>>

相關問答

賓館標間電路
點擊加載更多>>
專題概述
賓館標間電路相關專題

分類檢索: