造價(jià)通
更新時(shí)間:2024.12.28
基于ACTEL反熔絲FPGA的分頻器優(yōu)化設(shè)計(jì)

格式:pdf

大?。?span class="single-tag-height">310KB

頁數(shù):

為了提高反熔絲FPGA芯片分頻電路的系統(tǒng)工作頻率,針對(duì)ACTEL公司提供的反熔絲芯片A32100DX,提出了基于計(jì)數(shù)器、移位寄存器與狀態(tài)機(jī)的分頻器VHDL編程方法,給出了硬件開發(fā)設(shè)計(jì)流程及3種設(shè)計(jì)方法的源程序,并對(duì)采用局部時(shí)鐘及全局時(shí)鐘、同步復(fù)位、異步復(fù)位、以及復(fù)位置零的計(jì)數(shù)器法在高低溫環(huán)境下進(jìn)行了后仿真對(duì)比分析,后仿真對(duì)比及燒寫后的實(shí)測(cè)結(jié)果表明同步復(fù)位的移位寄存器分頻方法后仿真速度最高,但在燒寫后工作的可靠性不高,容易出現(xiàn)無輸出現(xiàn)象,采用全局時(shí)鐘且同步復(fù)位清零的計(jì)數(shù)器法速度較高,且工作可靠,已經(jīng)在型號(hào)設(shè)計(jì)中采用。

一種相位開關(guān)型分頻器電路的噪聲分析

格式:pdf

大?。?span class="single-tag-height">823KB

頁數(shù): 6頁

介紹了一種相位開關(guān)型分頻器電路的噪聲分析方法。這種方法基于頻率綜合器的頻域模型,能比較準(zhǔn)確地預(yù)測(cè)分頻器的相位噪聲和它對(duì)整個(gè)頻率綜合器相位噪聲的影響。分頻器電路采用0.18μm CM O S工藝設(shè)計(jì),用于W CDM A通訊系統(tǒng)中。在分析過程中,針對(duì)此電路的相位開關(guān)結(jié)構(gòu),提出了一些改進(jìn)其噪聲性能的方法。最后用仿真結(jié)果進(jìn)行分析驗(yàn)證,仿真結(jié)果和理論相符合。

熱門知識(shí)

超低音分頻器制作

精華知識(shí)

超低音分頻器制作

最新知識(shí)

超低音分頻器制作
點(diǎn)擊加載更多>>

相關(guān)問答

超低音分頻器制作
點(diǎn)擊加載更多>>
專題概述
超低音分頻器制作相關(guān)專題

分類檢索: