造價通
更新時間:2025.04.12
嵌入式CPU總線接口單元設計

格式:pdf

大?。?span class="single-tag-height">231KB

頁數(shù):

隨著嵌入式技術(shù)的不斷發(fā)展,對嵌入式CPU的要求越來越高,而總線接口單元是嵌入式CPU不可或缺的重要組成部分,它為嵌入式CPU和外設及存儲器之間提供了接口控制,是決定系統(tǒng)性能的重要因素。深入了解總線接口單元的基本結(jié)構(gòu)和設計方法對嵌入式的開發(fā)大有好處。

面向嵌入式應用的內(nèi)存管理單元設計

格式:pdf

大?。?span class="single-tag-height">805KB

頁數(shù): 6頁

提出了一種面向嵌入式應用的內(nèi)存管理單元(MMU)的全綜合設計結(jié)構(gòu),其地址轉(zhuǎn)譯緩存(TLB)采用多級結(jié)構(gòu),包括第一級分離的組相聯(lián)微指令μITLB和微數(shù)據(jù)μDTLB及第二級統(tǒng)一的全相聯(lián)JTLB.第一級μITLB和μDTLB表項少且組相聯(lián),查詢速度快;第二級JTLB可采用多周期查詢方式,易于高速綜合實現(xiàn).選取Mibench測試基準集中的部分典型應用,通過嵌入式片上系統(tǒng)(SoC)設計樣例,驗證了該MMU結(jié)構(gòu)的應用適應性.SoC設計實驗結(jié)果表明,多級TLB結(jié)構(gòu)MMU的系統(tǒng)性能與單級全相聯(lián)結(jié)構(gòu)最大僅相差3.8%.將設計的MMU集成在自主開發(fā)的高端32-bit嵌入式芯核CK520中,在0.18μm 6層金屬工藝最差工作條件下,處理器的時鐘頻率達到230MHz以上,面積僅增加了7.6%.

熱門知識

代表單元(嵌入式)

最新知識

代表單元(嵌入式)
點擊加載更多>>

相關(guān)問答

代表單元(嵌入式)
點擊加載更多>>
專題概述
代表單元(嵌入式)相關(guān)專題

分類檢索: