造價通
更新時間：2025.03.15
CADENCE原理圖與PCB設(shè)計說明

格式：pdf

大?。?span class="single-tag-height">6.2MB

頁數(shù)： 100頁

內(nèi)部資料 請勿外傳 CADENCE原理圖與 PCB設(shè)計說明 （第 1 版） - I - 目錄 目 錄 序 言 .............................................................................................................................................................. 1 第一章 系統(tǒng)簡介 ........................................................................................................................................ 2 1.1 系統(tǒng)組成 .......................

硬件開發(fā)的原理圖設(shè)計規(guī)范詳細(xì)說明

格式：pdf

大?。?span class="single-tag-height">8KB

頁數(shù)： 1頁

硬件開發(fā)的原理圖設(shè)計規(guī)范詳細(xì)說明 ? 一、原理圖網(wǎng)絡(luò)命名 ? ? ? 原理圖網(wǎng)絡(luò)命名時，字母必須為大寫字母，不可以使用字母 “O”；可以使 用下劃線和左斜線 “/”；禁止使用小寫字母、短橫線、 *等； ? ? ? 電源網(wǎng)絡(luò)命名建議： 10V 以上命名舉例， 12V、36V 等，數(shù)字在字母 V 前；10V 以下電源命名舉例， V33 或者 3V3、V18 或者 1V8、V09 或者 0V9；模擬電源命名舉例， V33_AVDD_FPGA 或者 3V3_AVDD_FPGA ；可 以增加后綴說明電源使用對象； ? ? ? 時鐘網(wǎng)絡(luò)命名規(guī)則：時鐘網(wǎng)絡(luò)命名以 CLK 開頭，后接頻率，可以增加使 用對象說明，舉例 CLK_50M_CPU； ? ? ? 總線網(wǎng)絡(luò)命名規(guī)則：總線類型開頭，后接使用對象或者總線方向，舉例 SGMII_CPU_PHY 、JTAG_TDI_CPU 、PCIE_CPU_FPGA、

精華知識

cadence原理圖設(shè)計

最新知識

cadence原理圖設(shè)計
點擊加載更多>>

相關(guān)問答

cadence原理圖設(shè)計
點擊加載更多>>
專題概述
cadence原理圖設(shè)計相關(guān)專題

分類檢索：