造價通
更新時間:2025.01.04
基于MCML的高性能三值D型觸發(fā)器的設(shè)計

格式:pdf

大?。?span class="single-tag-height">481KB

頁數(shù):

MCML電路由于具有高速低擺幅、抗干擾能力強(qiáng)、在高頻下比傳統(tǒng)CMOS電路功耗更低等優(yōu)點,越來越受到廣泛關(guān)注.通過分析二值MCML電路的設(shè)計方法,引入與參考電壓進(jìn)行比較的思路,設(shè)計了一種結(jié)構(gòu)簡單的新型高性能三值D型觸發(fā)器.采用TSMC 180nm工藝,使用HSPICE進(jìn)行模擬.結(jié)果表明,所設(shè)計的觸發(fā)器不僅具有正確的邏輯功能,工作頻率達(dá)到10GHz,平均D-Q延時和PDP也比傳統(tǒng)CMOS三值觸發(fā)器有明顯降低,且隨著工作頻率的上升,PDP不斷下降,適合于高速和高工作頻率的應(yīng)用.

一種抗單粒子全加固D觸發(fā)器的設(shè)計

格式:pdf

大?。?span class="single-tag-height">1.1MB

頁數(shù): 5頁

采用當(dāng)前成熟的兩種抗單粒子翻轉(zhuǎn)鎖存器構(gòu)成了主從D觸發(fā)器,在D觸發(fā)器加固設(shè)計中引入了時鐘加固技術(shù),對輸出也采用了加固設(shè)計。仿真對比顯示本設(shè)計的加固效果優(yōu)于國內(nèi)同類設(shè)計。

熱門知識

d型觸發(fā)器原理

精華知識

d型觸發(fā)器原理

最新知識

d型觸發(fā)器原理
點擊加載更多>>

相關(guān)問答

d型觸發(fā)器原理
點擊加載更多>>
專題概述
d型觸發(fā)器原理相關(guān)專題

分類檢索: