格式:pdf
大?。?span class="single-tag-height">531KB
頁數(shù): 5頁
CMOS差分放大器是現(xiàn)代集成電路設計中一個非常重要的電路結構.由于CMOS差分放大器對其版圖設計以及晶體管尺寸非常敏感,CMOS差分放大器設計是模擬電路設計的一個難題.本文利用PowerchipSemiconductorCorp的L110-N工藝實現(xiàn)了不同結構以及不同尺寸的CMOS差分放大器的電路圖和版圖設計,并利用HSPICE對這些設計進行了后仿真,得到了不同尺寸和版圖結構下性能對比結果,對相關領域集成電路設計有很好的指導意義.