造價(jià)通
更新時(shí)間:2025.03.15
基于FPGA的數(shù)字時(shí)鐘管理電路設(shè)計(jì)應(yīng)用

格式:pdf

大?。?span class="single-tag-height">1.6MB

頁(yè)數(shù): 4頁(yè)

介紹了運(yùn)用現(xiàn)場(chǎng)可編程門陣列(FPGA)進(jìn)行數(shù)字時(shí)鐘管理方法的流程和應(yīng)用。從FPGA設(shè)計(jì)入手,選用了Xilinx公司的Virtex-Ⅱ芯片系列,運(yùn)用高精度數(shù)字時(shí)鐘管理電路,保證延遲時(shí)間,通過(guò)仿真,得到移相后的各個(gè)時(shí)鐘及等效時(shí)鐘,得出了測(cè)量誤差,滿足時(shí)間精度要求,可應(yīng)用于各高精度脈寬測(cè)量領(lǐng)域,能夠滿足各測(cè)量領(lǐng)域的設(shè)計(jì)要求。

基于FPGA的數(shù)字時(shí)鐘管理電路設(shè)計(jì)應(yīng)用

格式:pdf

大?。?span class="single-tag-height">1.7MB

頁(yè)數(shù): 4頁(yè)

介紹了運(yùn)用現(xiàn)場(chǎng)可編程門陣列(FPGA)進(jìn)行數(shù)字時(shí)鐘管理方法的流程和應(yīng)用。從FPGA設(shè)計(jì)人手,選用了Xil-公司的Virtex-n芯片系列,運(yùn)用高精度數(shù)字時(shí)鐘管理電路,保證延遲時(shí)間,通過(guò)仿真,得到移相后的各個(gè)時(shí)鐘及等效時(shí)鐘,得出了測(cè)量誤差,滿足時(shí)間精度要求,可應(yīng)用于各高精度脈寬測(cè)量領(lǐng)域,能夠滿足各測(cè)量領(lǐng)域的設(shè)計(jì)要求。

熱門知識(shí)

數(shù)字時(shí)鐘

精華知識(shí)

數(shù)字時(shí)鐘

最新知識(shí)

數(shù)字時(shí)鐘
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

數(shù)字時(shí)鐘
點(diǎn)擊加載更多>>
專題概述
數(shù)字時(shí)鐘相關(guān)專題

分類檢索: