造價(jià)通
更新時(shí)間：2025.03.29
基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序電路設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">680KB

頁數(shù)： 3頁

為了探索多輸入時(shí)序邏輯電路的簡便實(shí)現(xiàn)方法,介紹了基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序邏輯電路設(shè)計(jì)技術(shù)。即將D觸發(fā)器和數(shù)據(jù)選擇器進(jìn)行組合,用觸發(fā)器的現(xiàn)態(tài)作為數(shù)據(jù)選擇器選擇輸入變量、數(shù)據(jù)選擇器的輸出函數(shù)作為觸發(fā)器的D輸入信號(hào),構(gòu)成既有存儲(chǔ)功能又有數(shù)據(jù)選擇功能的多輸入端時(shí)序網(wǎng)絡(luò)。由觸發(fā)器的現(xiàn)態(tài)選擇輸入變量、所選擇的輸入變量決定觸發(fā)器的次態(tài)轉(zhuǎn)換方向。該方法適合實(shí)現(xiàn)互斥多變量時(shí)序邏輯電路,且在設(shè)計(jì)過程中不需要進(jìn)行函數(shù)化簡。

基于掃描D觸發(fā)器的可逆電路測試綜合方法

格式：pdf

大?。?span class="single-tag-height">534KB

頁數(shù)： 8頁

為了實(shí)現(xiàn)可逆邏輯電路的可測性設(shè)計(jì),充分利用可逆邏輯電路中存在的輸出引腳,提出一種可逆邏輯電路測試綜合方法.通過定義可逆邏輯門的可觀性值和可控性值的計(jì)算方法,對(duì)可逆邏輯電路的可測性進(jìn)行建模;通過插入觀察點(diǎn),制定了可逆組合邏輯電路可測性實(shí)現(xiàn)方案;通過對(duì)現(xiàn)有的D觸發(fā)器進(jìn)行改造并構(gòu)建全新的掃描D觸發(fā)器,制定了可逆時(shí)序電路的可測性邏輯實(shí)現(xiàn)方案;最后分析了掃描D觸發(fā)器的工作特點(diǎn),規(guī)范了測試步驟,建立一種可逆邏輯電路的測試綜合方法.實(shí)驗(yàn)結(jié)果表明,與現(xiàn)有方法相比,文中方法插入觀察點(diǎn)代價(jià)平均增加不到1%,但電路的可觀性平均能得到24%的改善.

熱門知識(shí)

維持阻塞型d觸發(fā)器

最新知識(shí)

維持阻塞型d觸發(fā)器
點(diǎn)擊加載更多>>

相關(guān)問答

維持阻塞型d觸發(fā)器
點(diǎn)擊加載更多>>
專題概述
維持阻塞型d觸發(fā)器相關(guān)專題

分類檢索：