低功耗能量回收時(shí)鐘發(fā)生器和觸發(fā)器的設(shè)計(jì)

時(shí)鐘同步技術(shù)是廣域測(cè)量系統(tǒng)(wams)的關(guān)鍵技術(shù)之一,基于wams的廣域電力系統(tǒng)穩(wěn)定器(pss)控制系統(tǒng)一般由相量測(cè)量單元(pmu)和服務(wù)器以及控制機(jī)組成,時(shí)間同步和時(shí)延控制是廣域pss控制應(yīng)用取得成功的決定性因素。探討了廣域pss控制系統(tǒng)中時(shí)間同步的需求,針對(duì)pmuserver及控制端的時(shí)鐘同步應(yīng)用,提出了一種結(jié)合gps授時(shí)和cpu時(shí)間戳計(jì)數(shù)器(tsc)守時(shí)的時(shí)鐘發(fā)生器gps_tscclock。該時(shí)鐘發(fā)生器實(shí)現(xiàn)簡(jiǎn)單、可靠,精度高,實(shí)驗(yàn)證明該方法能有效提供滿足廣域pss控制工程應(yīng)用的實(shí)時(shí)時(shí)鐘。

根據(jù)現(xiàn)下電力系統(tǒng)運(yùn)行的穩(wěn)定控制效果以及內(nèi)部時(shí)鐘發(fā)生器的校準(zhǔn)程度進(jìn)行必要的簡(jiǎn)單、可靠性的控制,實(shí)現(xiàn)整個(gè)廣域測(cè)量系統(tǒng)內(nèi)部的穩(wěn)定相量測(cè)量單元以及服務(wù)器高端配備需求,使得整個(gè)系統(tǒng)的穩(wěn)定器根據(jù)一定同步的時(shí)間要素以及較為先進(jìn)的電網(wǎng)低頻振蕩抑制手段,確保不同廠站數(shù)據(jù)的同時(shí)間控制效果,滿足總體電力控制效益的不斷改進(jìn)。

本文設(shè)計(jì)了時(shí)鐘邊沿可控雙邊沿觸發(fā)器,在傳統(tǒng)的雙邊沿觸發(fā)器內(nèi)部增加時(shí)鐘控制電路,實(shí)現(xiàn)對(duì)單個(gè)時(shí)鐘邊沿的控制。同時(shí),提出了基于隔態(tài)封鎖技術(shù)的時(shí)序電路設(shè)計(jì)方法,可封鎖時(shí)鐘信號(hào)中所有冗余邊沿的觸發(fā)行為。hspice模擬與能耗分析證明,本文設(shè)計(jì)的電路不僅能夠封鎖所有的冗余時(shí)鐘邊沿的觸發(fā),而且可以簡(jiǎn)化組合電路部分的設(shè)計(jì),從而實(shí)現(xiàn)更低的系統(tǒng)功耗。

1 第九節(jié)門電路和觸發(fā)器 電子電路通常分模擬電子電路和數(shù)字電子電路兩大類。前面介紹的放大電路屬于第 一類，電路中的工作信號(hào)是連續(xù)變化的電信號(hào)(模擬信號(hào))。數(shù)字電路的基本工作信號(hào)是 二進(jìn)制的數(shù)字信號(hào)，它在時(shí)間上和數(shù)值上是離散的，即不是連續(xù)漸變的，而且只有0和 1兩個(gè)基本數(shù)字，反映在電路上就是低電平和高電平兩種狀態(tài)。因此在穩(wěn)態(tài)時(shí)，電路中(zhòng)n的半導(dǎo)體器件都是工作在開、關(guān)狀態(tài)。數(shù)字電路是由幾種最基本的單元電路組成的。在 這些基本單元中，對(duì)元件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀 態(tài)就可以了。數(shù)字電路中研究的主要問題是輸入信號(hào)的狀態(tài)(0或1)和輸出信號(hào)的狀態(tài) (0或1)之間的關(guān)系，即所謂邏輯關(guān)系，采用的數(shù)學(xué)工具是邏輯代數(shù)。 一、邏輯代數(shù)基礎(chǔ) 在邏輯代數(shù)中變量具有二值性，即只有兩個(gè)可能的取值“0”和“1”。 （一）基本的邏輯運(yùn)算 邏輯代數(shù)的基本

5-2電平觸發(fā)的觸發(fā)器

液體循環(huán)式能量回收換熱器 (2)

利用sqlserver2000數(shù)據(jù)庫自身的觸發(fā)器功能,設(shè)計(jì)了一種數(shù)據(jù)實(shí)時(shí)傳輸?shù)姆绞?簡(jiǎn)化了網(wǎng)絡(luò)通信模塊的程序設(shè)計(jì),提高了系統(tǒng)的可擴(kuò)展性和可維護(hù)性。

液體循環(huán)式能量回收換熱器

數(shù)字電路觸發(fā)器詳解

本設(shè)計(jì)是基于軟件進(jìn)行信號(hào)發(fā)生器的設(shè)計(jì)。此信號(hào)發(fā)生器完成正弦波、三角波、鋸齒波以及脈沖信號(hào)的產(chǎn)生。ewb被稱為電子工作平臺(tái),為電子電路的設(shè)計(jì)提供了一個(gè)良好的工作平臺(tái)。使用ewb進(jìn)行電路設(shè)計(jì),可根據(jù)需要改變電路結(jié)構(gòu)和調(diào)整元件參數(shù),從而達(dá)到電路設(shè)計(jì)的要求,并且為設(shè)計(jì)電子電路節(jié)省時(shí)間、財(cái)力。

利用現(xiàn)場(chǎng)可編程邏輯門陣列(fpga)實(shí)現(xiàn)直接數(shù)字頻率合成(dds)原理以及以dds為核心的信號(hào)發(fā)生器的設(shè)計(jì),并給出了以單片機(jī)80c51為內(nèi)核的fpga的設(shè)計(jì)方案及信號(hào)發(fā)生器產(chǎn)生的仿真波形。

本系統(tǒng)基于ddfs技術(shù),利用單片機(jī)和可編程邏輯器件相結(jié)合的方法設(shè)計(jì)了一種通用型波形發(fā)生器。實(shí)現(xiàn)了能產(chǎn)生正弦波、方波、三角波三種波形,同時(shí)能夠方便改變輸出波形頻率和幅度等功能。

用傳統(tǒng)時(shí)序邏輯電路設(shè)計(jì)方法,可實(shí)現(xiàn)利用d觸發(fā)器對(duì)2n進(jìn)制循環(huán)碼產(chǎn)生電路的設(shè)計(jì)。但設(shè)計(jì)過程較繁瑣,容易出錯(cuò)。針對(duì)上述問題提出了一種利用d觸發(fā)器設(shè)計(jì)2n進(jìn)制循環(huán)碼產(chǎn)生電路的簡(jiǎn)單方法。

采用當(dāng)前成熟的兩種抗單粒子翻轉(zhuǎn)鎖存器構(gòu)成了主從d觸發(fā)器,在d觸發(fā)器加固設(shè)計(jì)中引入了時(shí)鐘加固技術(shù),對(duì)輸出也采用了加固設(shè)計(jì)。仿真對(duì)比顯示本設(shè)計(jì)的加固效果優(yōu)于國內(nèi)同類設(shè)計(jì)。

基于斯密特觸發(fā)器精確波形變換特性實(shí)現(xiàn)對(duì)兩路輸入信號(hào)的波形轉(zhuǎn)換與校正,利用stc5410單片機(jī)計(jì)算輸出,設(shè)計(jì)一款簡(jiǎn)易數(shù)字相位計(jì),完成對(duì)兩路信號(hào)相位差的測(cè)量,具有測(cè)量精度高,成本低,外圍電路簡(jiǎn)單等優(yōu)點(diǎn).

容侵技術(shù)提供了系統(tǒng)在遭受攻擊的情況下連續(xù)提供服務(wù)的能力。容侵系統(tǒng)的根本觸發(fā)點(diǎn)在于根據(jù)監(jiān)控到的服務(wù)器運(yùn)行狀態(tài),提供不同策略的安全保護(hù)。借鑒網(wǎng)絡(luò)安全問題與生物免疫系統(tǒng)的驚人相似性(兩者都要在不斷變化的環(huán)境中維持系統(tǒng)的穩(wěn)定性),基于人工免疫思想,結(jié)合數(shù)據(jù)挖掘技術(shù)knn,設(shè)計(jì)了一個(gè)基于免疫分類算法的容侵系統(tǒng)觸發(fā)器,詳細(xì)描述了其設(shè)計(jì)思想、主要算法、工作原理和模塊結(jié)構(gòu),并對(duì)其進(jìn)行了仿真實(shí)驗(yàn)。相比現(xiàn)有ids主要通過監(jiān)控已知的攻擊方式和手段實(shí)現(xiàn)監(jiān)控不同,此系統(tǒng)監(jiān)控服務(wù)器自身性能,而與攻擊方式無關(guān)。仿真結(jié)果表明,該觸發(fā)器可以對(duì)其所在的服務(wù)器狀態(tài)進(jìn)行實(shí)時(shí)地、動(dòng)態(tài)地監(jiān)控,容侵系統(tǒng)可以根據(jù)該觸發(fā)器所反應(yīng)出的當(dāng)前服務(wù)器狀態(tài),提供不同級(jí)別的服務(wù)和執(zhí)行不同策略的安全保護(hù),具有一定的實(shí)用價(jià)值。

介紹了atmel公司的t5557智能ic卡的特點(diǎn),提出了一種以cypress公司cy21534控制器為核心的低功耗智能ic卡讀卡器實(shí)現(xiàn)方案,詳細(xì)介紹了該方案的硬件電路和軟件流程,重點(diǎn)分析了設(shè)計(jì)中的關(guān)鍵問題。

產(chǎn)品組合包括現(xiàn)用si5214x時(shí)鐘發(fā)生器和si5315x時(shí)鐘緩沖器，此兩款產(chǎn)品針對(duì)功耗和成本敏感型pcie應(yīng)用；同時(shí)還包括針對(duì)fpga和soc設(shè)計(jì)應(yīng)用的si5335網(wǎng)絡(luò)定制時(shí)鐘發(fā)生器／緩沖器，這些設(shè)計(jì)要求支持多種差分時(shí)鐘格式，同時(shí)還需符合pcie標(biāo)準(zhǔn)。

通過對(duì)傳統(tǒng)觸發(fā)器結(jié)構(gòu)和旁道攻擊密碼系統(tǒng)原理的研究,提出一種具有抗差分能量攻擊性能的jk觸發(fā)器設(shè)計(jì)方案。首先,根據(jù)雙軌預(yù)充邏輯電路交替處于預(yù)充階段與求值階段的特點(diǎn),結(jié)合觸發(fā)器的特征方程,推導(dǎo)出具有抗差分能量攻擊性能的jk觸發(fā)器的狀態(tài)方程;然后,根據(jù)場(chǎng)效應(yīng)管寬長(zhǎng)比對(duì)數(shù)據(jù)傳輸速率的影響,采用靈敏放大型邏輯,得到相應(yīng)的觸發(fā)器電路結(jié)構(gòu)。hspice模擬驗(yàn)證表明,所設(shè)計(jì)電路具有正確的邏輯功能。與傳統(tǒng)jk觸發(fā)器比較,該結(jié)構(gòu)具有顯著的抗差分能量攻擊性能。

提出了一種用相變器件作為可擦寫存儲(chǔ)單元的具有掉電數(shù)據(jù)保持功能的觸發(fā)器電路.該觸發(fā)器由四部分組成:具有恢復(fù)掉電時(shí)數(shù)據(jù)的雙置位端觸發(fā)器dff、上電掉電監(jiān)測(cè)置位電路(poweron/offreset)、相變存儲(chǔ)單元的讀寫電路(readwrite)和reset/set信號(hào)產(chǎn)生電路,使之在掉電時(shí)能夠保存數(shù)據(jù),并在上電時(shí)完成數(shù)據(jù)恢復(fù).基于0.13μmsmic標(biāo)準(zhǔn)cmos工藝,采用candence軟件對(duì)觸發(fā)器進(jìn)行仿真,掉電速度達(dá)到0.15μs/v的情況下,上電時(shí)可以在30ns內(nèi)恢復(fù)掉電時(shí)的數(shù)據(jù)狀態(tài).

提出一種基于單電子晶體管的新型電路結(jié)構(gòu)——r-set結(jié)構(gòu),并從r-set結(jié)構(gòu)的反相器著手對(duì)該結(jié)構(gòu)電路的工作原理和性能進(jìn)行了分析.構(gòu)造出基于r-set結(jié)構(gòu)的或非門、一位數(shù)值比較器、sr鎖存器和d觸發(fā)器.通過對(duì)各電路進(jìn)行spice仿真,驗(yàn)證了各電路的正確性.最后對(duì)r-set和互補(bǔ)型set2種結(jié)構(gòu)的d觸發(fā)器進(jìn)行性能比較,得出r-set結(jié)構(gòu)的d觸發(fā)器具有結(jié)構(gòu)簡(jiǎn)單,功耗低,延時(shí)小的特點(diǎn).

傳統(tǒng)施密特型壓控振蕩器存在輸入電壓下限值較高、最高振蕩頻率較低等缺點(diǎn)。針對(duì)這兩個(gè)問題,文中介紹了一種具有新型充放電電路結(jié)構(gòu)的施密特型壓控振蕩器,并在0.18μm工藝下對(duì)電路進(jìn)行了仿真。結(jié)果表明,相對(duì)于傳統(tǒng)施密特型壓控振蕩器,新型振蕩器輸入電壓下限值有所下降,且最高振蕩頻率也有明顯提升。