造價(jià)通
更新時(shí)間：2024.12.28
EDA：4-16譯碼器電路的設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">358KB

頁數(shù)： 3頁

1 院（系）名稱 班 別 姓名 專業(yè)名稱 學(xué)號(hào) 實(shí)驗(yàn)課程名稱 EDA 技術(shù)與應(yīng)用 實(shí)驗(yàn)項(xiàng)目名稱 4-16譯碼器電路的設(shè)計(jì) 實(shí)驗(yàn)時(shí)間 實(shí)驗(yàn)地點(diǎn) 實(shí)驗(yàn)成績(jī) 指導(dǎo)老師簽名 【實(shí)驗(yàn)?zāi)康摹?1. 了解 QuartusII 中電路圖輸入和 VHDL 程序輸入方式。 2. 掌握基于 FPGA 的 4-16 譯碼器電路的設(shè)計(jì)方法。 【實(shí)驗(yàn)元器件和模塊】 元器件：按鍵、發(fā)光二極管 模塊： 4-16 譯碼器 decoder4_16 模塊 【實(shí)驗(yàn)步驟】 首先要建立設(shè)計(jì)項(xiàng)目，然后在 Quartus II 集成環(huán)境下，執(zhí)行“ File ”菜單的“ New”命令， 或者直接按主窗口上的“創(chuàng)建新的文本文件”按鈕，在彈出的新文件類型選擇對(duì)話框中，選擇 “ VHDL File ”，進(jìn)入Quartus II 的 VHDL 文本編輯方式。 編輯源程序 decoder4_16.vhd 。 library ieee; use

4-16譯碼器的設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">748KB

頁數(shù)： 8頁

大作業(yè) 3---- 4-16譯碼器的設(shè)計(jì) 一、功能表 EN X[4] X[3] X[2] X[1] Y[16] 1 d d d d 0000000000000000 0 0 0 0 0 0000000000000001 0 0 0 0 1 0000000000000010 0 0 0 1 0 0000000000000100 0 0 0 1 1 0000000000001000 0 0 1 0 0 0000000000010000 0 0 1 0 1 0000000000100000 0 0 1 1 0 0000000001000000 0 0 1 1 1 0000000010000000 0 1 0 0 0 0000000100000000 0 1 0 0 1 0000001000000000 0 1 0 1 0 0000010000000000 0 1 0 1

熱門知識(shí)

4-16譯碼器

精華知識(shí)

4-16譯碼器

最新知識(shí)

4-16譯碼器
點(diǎn)擊加載更多>>

相關(guān)問答

4-16譯碼器
點(diǎn)擊加載更多>>
專題概述
4-16譯碼器相關(guān)專題

分類檢索：