格式:pdf
大?。?span class="single-tag-height">447KB
頁數(shù):
設(shè)計(jì)了一款具有4級流水線結(jié)構(gòu)的16位RISC嵌入式微處理器。針對轉(zhuǎn)移指令,未采用慣用的延遲轉(zhuǎn)移技術(shù),而是通過在取指階段增加相應(yīng)的硬件結(jié)構(gòu)實(shí)現(xiàn)了無延遲轉(zhuǎn)移。采用內(nèi)部前推技術(shù)解決了指令執(zhí)行過程中的數(shù)據(jù)相關(guān)。同時(shí)通過設(shè)置相應(yīng)的硬件堆棧實(shí)現(xiàn)了對中斷嵌套和調(diào)用嵌套的支持。整體系統(tǒng)結(jié)構(gòu)采用VerilogHDL語言設(shè)計(jì),指令系統(tǒng)較完善。在軟件平臺(tái)上的仿真驗(yàn)證初步表明了本設(shè)計(jì)的正確性。