造價(jià)通
更新時(shí)間：2025.03.15
一種32位浮點(diǎn)型處理器的勵(lì)磁控制器設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">294KB

頁(yè)數(shù)：

針對(duì)同步發(fā)電機(jī)勵(lì)磁控制系統(tǒng)在控制精度和控制穩(wěn)定性方面存在的不足,通過對(duì)國(guó)內(nèi)外勵(lì)磁控制系統(tǒng)發(fā)展?fàn)顩r的分析,提出了一種基于32位浮點(diǎn)型處理器的數(shù)字式勵(lì)磁控制系統(tǒng)。該系統(tǒng)通過將先進(jìn)的交流采樣算法和DSP的優(yōu)異性能相結(jié)合,實(shí)現(xiàn)了勵(lì)磁控制器的深度數(shù)字化;通過對(duì)同步發(fā)電機(jī)系統(tǒng)關(guān)鍵模擬量的采集與計(jì)算,得出適用于當(dāng)前工況下觸發(fā)脈沖角度α。試驗(yàn)驗(yàn)證了該設(shè)計(jì)能很好地解決發(fā)電機(jī)勵(lì)磁控制系統(tǒng)中的穩(wěn)定性問題。

基于CK-Core的處理器SDIO接口主控制器設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">964KB

頁(yè)數(shù)： 5頁(yè)

作為具有自主知識(shí)產(chǎn)權(quán)的國(guó)產(chǎn)嵌入式CPU核,CK-Core系列處理器核已廣泛應(yīng)用于嵌入式各領(lǐng)域。為滿足基于CK-Core內(nèi)核的處理器芯片的各類應(yīng)用需求,需開發(fā)功能強(qiáng)大的芯片外圍擴(kuò)展接口。介紹了一種具有廣闊應(yīng)用前景的片外擴(kuò)展接口,即SDIO接口。在分析了SDIO接口工作原理的基礎(chǔ)上,開發(fā)了基于CK-Core的處理器SDIO接口主控制器IP核。利用RVM方法進(jìn)行硬件RTL代碼功能驗(yàn)證,通過CKSOC開發(fā)平臺(tái)完成了FPGA原型驗(yàn)證,同時(shí)給出了DC綜合結(jié)果。實(shí)驗(yàn)結(jié)果表明,該自行開發(fā)的IP核工作正常,性能良好,有效提高了CK-Core處理器的外圍擴(kuò)展能力。

熱門知識(shí)

車位控制主處理器

精華知識(shí)

車位控制主處理器

最新知識(shí)

車位控制主處理器
點(diǎn)擊加載更多>>

相關(guān)問答

車位控制主處理器
點(diǎn)擊加載更多>>
專題概述
車位控制主處理器相關(guān)專題

分類檢索：