造價(jià)通
更新時(shí)間：2025.04.05
基于FPGA和多DSP的多總線并行處理器設(shè)計(jì)

格式：pdf

大小：233KB

頁數(shù)：

設(shè)計(jì)了一種用于目標(biāo)識(shí)別與定位的基于FPGA和多DSP的多總線并行處理器,其特征在于將FPGA作為系統(tǒng)數(shù)據(jù)緩存、通信與控制中樞,以此為核心,通過數(shù)據(jù)與控制總線聯(lián)接端口控制CPLD芯片,通過EMIF總線分別聯(lián)接DSP(A)、DSP(B)和DSP(C)處理芯片;端口控制CPLD芯片的輸入端聯(lián)接多路并行ADC模數(shù)轉(zhuǎn)換芯片,輸出端口聯(lián)接LCD輸出顯示模塊;有源晶體振蕩器與FP-GA芯片聯(lián)接,FPGA芯片將有源晶體振蕩器分為4路時(shí)鐘信號(hào)輸出,分別輸出到CPLD和3片DSP芯片;設(shè)計(jì)改進(jìn)了傳統(tǒng)采用單DSP搭建信號(hào)處理器模式,實(shí)際測(cè)試的系統(tǒng)內(nèi)部數(shù)據(jù)傳輸速度達(dá)到100M,系統(tǒng)最大處理能力可以達(dá)到7200MIPS,具有功能強(qiáng)、性能指標(biāo)高、結(jié)構(gòu)緊湊的優(yōu)點(diǎn)。

基于數(shù)字信號(hào)處理器DSP電機(jī)控制-方案設(shè)計(jì)

格式：pdf

大小：884KB

頁數(shù)： 10頁

** ** 基于數(shù)字信號(hào)處理器 DSP 的電機(jī)控制方案設(shè)計(jì) 專 業(yè)： 班 級(jí)： 學(xué) 號(hào)： 姓 名： 指導(dǎo)教師： ** ** 一、訓(xùn)練任務(wù)和目標(biāo) 1、訓(xùn)練任務(wù) 通過對(duì) PWM 控制直流電機(jī)器的原理及構(gòu)成的分析，設(shè)計(jì)一 個(gè)采用數(shù)字信號(hào)處理器 DSP5000系列結(jié)合 LM298 直流電機(jī)驅(qū)動(dòng) 器實(shí)現(xiàn)對(duì)電機(jī)的控制器?？刂葡到y(tǒng)的功能為：根據(jù)鍵盤設(shè)定的電 機(jī)轉(zhuǎn)速和方向，自動(dòng)控制電機(jī)的轉(zhuǎn)速和正反轉(zhuǎn)，現(xiàn)實(shí)電機(jī)轉(zhuǎn)速的 跟蹤，顯示，實(shí)現(xiàn)電機(jī)的手動(dòng)控制，點(diǎn)動(dòng)控制，正反轉(zhuǎn)控制。掌 握 DSP編程技術(shù)和調(diào)試方法。 2、訓(xùn)練目標(biāo) 通過項(xiàng)目的訓(xùn)練，使學(xué)生對(duì)項(xiàng)目設(shè)計(jì)有一個(gè)系統(tǒng)、全面的認(rèn) 識(shí)，養(yǎng)成良好的產(chǎn)品設(shè)計(jì)習(xí)慣，能獨(dú)立或在教師的指導(dǎo)下，分析 實(shí)際問題，查閱相關(guān)的技術(shù)資料，提出設(shè)計(jì)方案；掌握一些常用 電子儀器、設(shè)備的使用，能進(jìn)行電子元器件的分析、選擇，能獨(dú) 立設(shè)計(jì)、裝配、調(diào)試、檢測(cè)電路。在此過程中，可以將模電、數(shù)

熱門知識(shí)

dsp數(shù)字處理器

精華知識(shí)

dsp數(shù)字處理器

最新知識(shí)

dsp數(shù)字處理器
點(diǎn)擊加載更多>>

相關(guān)問答

dsp數(shù)字處理器
點(diǎn)擊加載更多>>
專題概述
dsp數(shù)字處理器相關(guān)專題

分類檢索：