造價(jià)通
更新時(shí)間：2025.04.27
基于FPGA自主控制浮點(diǎn)加減乘除控制器設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">306KB

頁(yè)數(shù)：

為實(shí)現(xiàn)一種能夠自主完成浮點(diǎn)數(shù)加/減、乘、除運(yùn)算功能的浮點(diǎn)數(shù)算術(shù)運(yùn)算執(zhí)行控制器,提出了一種基于采用FPGA的并行操作設(shè)計(jì)硬連接的浮點(diǎn)算術(shù)運(yùn)算控制電路及其時(shí)序控制方法,該控制器能夠自動(dòng)選擇運(yùn)算器,調(diào)整內(nèi)部時(shí)序脈沖的時(shí)鐘周期,自主完成操作數(shù)的配置并進(jìn)行浮點(diǎn)數(shù)加/減、乘、法運(yùn)算的功能,運(yùn)算結(jié)果讀到系統(tǒng)數(shù)據(jù)總線;論述了該控制器的電路構(gòu)成和基本原理,分析操作數(shù)配置與運(yùn)算器的選擇,及內(nèi)部時(shí)序脈沖作用下的執(zhí)行過(guò)程,應(yīng)用Verilog HDL語(yǔ)言實(shí)現(xiàn)相關(guān)硬件的構(gòu)建和連接;通過(guò)仿真綜合測(cè)試可知,該控制器的最高頻率可達(dá)132.426M,從輸入端口到輸出端口的延時(shí)數(shù)據(jù)為:最小延時(shí)是5.367ns,最大延時(shí)是18.347ns,耗用的IO輸入輸出端口占總資源的31.45%;并能夠自動(dòng)選擇運(yùn)算器,自主完成相應(yīng)的算術(shù)運(yùn)算。

基于FPGA自主控制浮點(diǎn)加減乘除控制器設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">306KB

頁(yè)數(shù)：

為實(shí)現(xiàn)一種能夠自主完成浮點(diǎn)數(shù)加/減、乘、除運(yùn)算功能的浮點(diǎn)數(shù)算術(shù)運(yùn)算執(zhí)行控制器,提出了一種基于采用FPGA的并行操作設(shè)計(jì)硬連接的浮點(diǎn)算術(shù)運(yùn)算控制電路及其時(shí)序控制方法,該控制器能夠自動(dòng)選擇運(yùn)算器,調(diào)整內(nèi)部時(shí)序脈沖的時(shí)鐘周期,自主完成操作數(shù)的配置并進(jìn)行浮點(diǎn)數(shù)加/減、乘、法運(yùn)算的功能,運(yùn)算結(jié)果讀到系統(tǒng)數(shù)據(jù)總線;論述了該控制器的電路構(gòu)成和基本原理,分析操作數(shù)配置與運(yùn)算器的選擇,及內(nèi)部時(shí)序脈沖作用下的執(zhí)行過(guò)程,應(yīng)用Verilog HDL語(yǔ)言實(shí)現(xiàn)相關(guān)硬件的構(gòu)建和連接;通過(guò)仿真綜合測(cè)試可知,該控制器的最高頻率可達(dá)132.426M,從輸入端口到輸出端口的延時(shí)數(shù)據(jù)為:最小延時(shí)是5.367ns,最大延時(shí)是18.347ns,耗用的IO輸入輸出端口占總資源的31.45%;并能夠自動(dòng)選擇運(yùn)算器,自主完成相應(yīng)的算術(shù)運(yùn)算。

熱門(mén)知識(shí)

加減乘除

精華知識(shí)

加減乘除

最新知識(shí)

加減乘除
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

加減乘除
點(diǎn)擊加載更多>>
專(zhuān)題概述
加減乘除相關(guān)專(zhuān)題

分類(lèi)檢索：