格式:pdf
大?。?span class="single-tag-height">227KB
頁數(shù): 5頁
串行通信系統(tǒng)以硬件資源簡單、抗干擾強、易于實現(xiàn)等特點在數(shù)據(jù)通信及控制系統(tǒng)中得到了廣泛的運用。本文以FPGA為實現(xiàn)平臺,基于UART16550通信協(xié)議及工作原理完成高性能串行通信系統(tǒng)接口模塊的完整功能設(shè)計與優(yōu)化。采用三段式狀態(tài)機設(shè)計方法和EDA優(yōu)化、電路優(yōu)化等優(yōu)化手段完成設(shè)計及優(yōu)化。優(yōu)化后的設(shè)計系統(tǒng)時鐘頻率最高達到166MHz,功耗降低了63.9%,達到0.147W,且給出了典型波特率115200下的板級測試數(shù)據(jù)和Matlab分析結(jié)果。實驗結(jié)果證明功能正確且穩(wěn)定可靠。