基于DSP的MPEG-4實(shí)時(shí)視頻編碼器

mpeg-4為音視頻數(shù)據(jù)制定通用、有效的編碼方案,并賦予用戶針對應(yīng)用來配置和建立系統(tǒng)的能力,具有廣闊的應(yīng)用空間。簡要介紹了philips公司的pnx1300定點(diǎn)dsp芯片,針對該芯片的硬件結(jié)構(gòu)特點(diǎn),設(shè)計(jì)了mpeg-4實(shí)時(shí)編解碼可行方案,對系統(tǒng)的軟硬件實(shí)現(xiàn)過程進(jìn)行了優(yōu)化。試驗(yàn)結(jié)果表明,編碼器開發(fā)設(shè)計(jì)程序簡潔、工作穩(wěn)定可靠、性能良好,平均無故障工作時(shí)間在2000h以上。

該文以ti公司tms320dm642dsp為核心處理器設(shè)計(jì)實(shí)現(xiàn)了一個(gè)符合mpeg標(biāo)準(zhǔn)的低碼率實(shí)時(shí)視頻編碼器。主要特色是:提出并實(shí)現(xiàn)了中心三步搜索和菱形搜索相結(jié)合的方法進(jìn)行快速運(yùn)動搜索:提出并實(shí)現(xiàn)了一種新的全零塊預(yù)先判別方法;針對dsp系統(tǒng)結(jié)構(gòu)以及指令特點(diǎn)對編碼過程中的運(yùn)算密集部分進(jìn)行專門優(yōu)化。實(shí)驗(yàn)表明.該文提出的快速運(yùn)動搜索算法性能優(yōu)于中心三步搜索算法。全零塊預(yù)先判別機(jī)制在保證圖像質(zhì)量的同時(shí)能有效減小運(yùn)算量并降低碼率。

本文結(jié)合c64系列dsp芯片的特點(diǎn),討論基于tms320dm642dsp的mpeg-4視頻實(shí)時(shí)編碼算法實(shí)現(xiàn)和優(yōu)化方法。優(yōu)化通過修改適于dsp的數(shù)據(jù)結(jié)構(gòu),有效地分配片上核心內(nèi)存,合理應(yīng)用edma、緩存cache、線性匯編、軟件流水、ccs優(yōu)化工具等多種方法綜合來完成。實(shí)驗(yàn)結(jié)果證明,這些方法提高了程序的并行性和存儲器的訪問效率,優(yōu)化過的編碼器可以實(shí)現(xiàn)實(shí)時(shí)編碼。

機(jī)載視頻圖像種類多樣,要求編碼器具備很高的處理能力和靈活性。設(shè)計(jì)一種基于dsp和fpga的編碼器,通過對h.264/avc算法進(jìn)行適當(dāng)修改,實(shí)現(xiàn)dsp和fpga并行流水處理。fpga作為dsp的協(xié)處理器,完成子像素運(yùn)動估計(jì)和幀內(nèi)模式預(yù)測功能,大大降低了dsp的計(jì)算負(fù)載。經(jīng)測試,設(shè)計(jì)的編碼器可以實(shí)現(xiàn)1路高清視頻(hdtv:1280×720,30幀/s)或者2路標(biāo)清視頻(sdtv:720×576,25幀/s)的實(shí)時(shí)編碼。同時(shí),fpga還可以完成遙測數(shù)據(jù)與視頻碼流的融合打包傳輸,簡化了機(jī)上遙測系統(tǒng)的設(shè)計(jì)。

介紹了在tms320dm6446dsp平臺上實(shí)現(xiàn)avs視頻編碼器的算法設(shè)計(jì)與優(yōu)化方法。在軟件整體設(shè)計(jì)優(yōu)化的基礎(chǔ)上,重點(diǎn)對運(yùn)動估計(jì)等算法進(jìn)行了優(yōu)化改進(jìn);同時(shí)針對平臺特點(diǎn)給出結(jié)構(gòu)優(yōu)化方法,主要包括提高代碼并行性及存儲器和數(shù)據(jù)搬移的優(yōu)化。測試結(jié)果表明,通過優(yōu)化,在保證圖像質(zhì)量損失較小的情況下,編碼器的編碼速率有顯著提高。

針對type-1視頻編碼平臺中的幀間預(yù)測僅有全搜索算法,從而計(jì)算復(fù)雜度很高的問題,提出了改進(jìn)的umhexa-gons快速搜索算法.該算法采用了umhexagons算法的框架,針對該算法在參考幀數(shù)目和編碼模式受限的條件下,建立了一種起始位置運(yùn)動矢量預(yù)測模型;同時(shí),為了解決umhexagons算法中第2類提前截止閾值計(jì)算不準(zhǔn)確而導(dǎo)致編碼性能下降的問題,提出了利用空間相關(guān)性的閾值修正方式.在type-1平臺中的實(shí)驗(yàn)結(jié)果表明,該算法的搜索精度較高,并且能夠較好地適應(yīng)不同序列的紋理特性.相比于全搜索算法,平均節(jié)省97%以上的時(shí)間,同時(shí)編碼效率下降控制在平均0.032db以內(nèi).得出結(jié)論:改進(jìn)的算法能夠提升編碼效率,同時(shí)節(jié)省平均運(yùn)動搜索時(shí)間.

視頻編碼器的對比和選擇 本文來自hulu全球高級研發(fā)經(jīng)理、視頻編解碼與傳輸領(lǐng)域資深專家傅德良在 livevideostackcon2018熱身分享，并由livevideostack整理而成。在分享中，傅德良以 hulu實(shí)踐為基礎(chǔ)，介紹了視頻編解碼標(biāo)準(zhǔn)與視頻編碼器間的紛爭以及視頻編碼器對比中的 常見誤區(qū)。 大家好，我是傅德良，在hulu主要負(fù)責(zé)的團(tuán)隊(duì)是在做音視頻編解碼和傳輸相關(guān)的一些優(yōu) 化和開發(fā)的工作，很高興跟大家聊一聊對于視頻編碼器的對比和選擇。 主要內(nèi)容分為以下三個(gè)方面： 1，紛爭的視頻標(biāo)準(zhǔn)與視頻編碼器 2，視頻編碼器對比中的常見誤區(qū) 3，選擇最合適的視頻編碼器 由于今天的熱身分享時(shí)間相對比較有限，所以今天主要會講常見誤區(qū)這一塊，關(guān)于選擇最 合適的視頻編解碼器這個(gè)領(lǐng)域，更多的會在10月份的livevideostackcon2018正式分享 中進(jìn)行介紹。 前言

基于高速定點(diǎn)dsp處理器tms320dm642,設(shè)計(jì)并實(shí)現(xiàn)了一款嵌入式實(shí)時(shí)h.264視頻編碼器,提出了局部自適應(yīng)預(yù)測運(yùn)動估計(jì)算法.采用c64xcpu的軟件優(yōu)化技術(shù),解決了視頻編碼的實(shí)時(shí)性問題.實(shí)驗(yàn)結(jié)果表明,h.264編碼器對分辨率為320×288yuv格式視頻信號的編碼速率達(dá)到每秒13幀以上,且具有極低的碼流速率和較高的圖像編碼質(zhì)量.

設(shè)計(jì)了一套基于tms320dm6446的視頻壓縮系統(tǒng)。主芯片采用ti公司的tms320dm6446,模擬視頻信號送入解碼器tvp5150后,解碼為符合itu-rbt.656標(biāo)準(zhǔn)的數(shù)字視頻信號,bt.656數(shù)字視頻信號被送往tms320dm6446,tms320dm6446內(nèi)嵌dsp實(shí)現(xiàn)視頻信號的h.264壓縮,內(nèi)嵌arm對壓縮后數(shù)據(jù)進(jìn)行打包并進(jìn)行網(wǎng)絡(luò)傳輸。實(shí)踐證明,該編碼方案很好地完成了數(shù)據(jù)壓縮及傳輸,當(dāng)碼率為372kb/s時(shí),psnr為39.18db(使用news序列),符合設(shè)計(jì)要求。

在ti最新的davinci處理器tms320dm6467開發(fā)平臺上實(shí)現(xiàn)了h.264視頻編碼的移植。重點(diǎn)闡述了davinci平臺的特點(diǎn)及開發(fā)方法,分析了h.264的移植過程中遇到的難點(diǎn),解決了該芯片內(nèi)部dsp端和arm端之間的雙核通信及h.264視頻編碼程序在雙核系統(tǒng)中分割等問題。

針對數(shù)字網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)的需求,研制了一種基于mpeg-4網(wǎng)絡(luò)視頻服務(wù)器.使用基于dm642的mpeg-4實(shí)時(shí)視頻壓縮卡壓縮采集到的音視頻數(shù)據(jù),利用環(huán)形隊(duì)列實(shí)現(xiàn)服務(wù)器實(shí)時(shí)音視頻數(shù)據(jù)的存儲,同時(shí)運(yùn)用多線程技術(shù)以及傳輸機(jī)制解決網(wǎng)絡(luò)數(shù)據(jù)的傳輸,從而有效克制了畫面不清晰、音視頻不同步、馬賽克等現(xiàn)象,保證客戶監(jiān)看時(shí)音視頻實(shí)時(shí)性和同步性.

針對無人機(jī)(uva)航拍對高清視頻的需求,設(shè)計(jì)并實(shí)現(xiàn)了基于數(shù)字信號處理器(dsp)平臺的mpeg-4高清視頻編碼器,具有體積小、功耗低和可靠性高的特點(diǎn)。根據(jù)dsp片內(nèi)資源設(shè)計(jì)了存儲器分配方案,優(yōu)化了編碼過程中的數(shù)據(jù)流傳輸,降低了數(shù)據(jù)訪問對編碼速度的影響。針對視頻編碼算法中復(fù)雜度較高的部分,采用了基于預(yù)測的運(yùn)動估計(jì),減少了匹配搜索時(shí)間;提出了改進(jìn)的變長編碼方案,大幅提高了編碼速度;提出了一種提前判斷全零系數(shù)塊的充分條件,有效減少了離散余弦變換(dct)和量化計(jì)算。實(shí)驗(yàn)結(jié)果表明,該編碼器對720p格式(1280pixel×720pixel分辨率)視頻的編碼速度在20幀/s以上,并且峰值信噪比(psnr)高于35db,具有良好的畫面質(zhì)量和較低的碼率。

為了解決標(biāo)準(zhǔn)清晰度監(jiān)控系統(tǒng)中存在的一些問題,設(shè)計(jì)了一個(gè)基于tms320dm365的高清視頻壓縮系統(tǒng)。采用itu-t的h.264(dm365內(nèi)嵌硬件壓縮器)視頻壓縮算法,高清模擬視頻信號通過專用視頻解碼芯片tvp7002轉(zhuǎn)換成數(shù)字視頻信號,在dm365中進(jìn)行數(shù)據(jù)壓縮,內(nèi)嵌arm把數(shù)據(jù)打包后傳到internet,通過pc機(jī)軟件解碼,進(jìn)行視頻播放。實(shí)踐證明,本編碼方案很好的完成了數(shù)據(jù)壓縮及傳輸,符合設(shè)計(jì)要求。

基于以太網(wǎng)AVB技術(shù)的音視頻編碼器設(shè)計(jì)

視頻編碼器接線圖：ioi

vga+hdmi高清視頻編碼器hs-b100v/h-e 一、產(chǎn)品介紹： vga+hdmi高清視頻編碼器hs-b100v/h-e是一款專業(yè)的高清音視頻編碼器， 該產(chǎn)品具有1路hdmi音視頻輸入接口，1路vga高清視頻輸入，1路立體聲輸入， 支持h.264編碼格式，可同時(shí)可對hdmi，vga，音頻進(jìn)行編碼。輸出不同信號的 ts雙碼流設(shè)計(jì)，是一款雙路高清編碼器?？筛鶕?jù)不同需要設(shè)置每一路的輸出碼 流分辨率，該設(shè)備具有高集成，低成本的優(yōu)勢，可廣泛應(yīng)用于各種數(shù)字電視播出 系統(tǒng)，網(wǎng)絡(luò)電視系統(tǒng)，全面代替采集卡使用。全面支持vlc解碼操作。 二、產(chǎn)品特點(diǎn)： 全面支持onvif協(xié)議,可支持nvr錄播； 采用標(biāo)準(zhǔn)h264編碼； 音頻編碼支持mpeg1audiolayer2； cbr/vbr/abr碼率控制，16kbit/s～16mbit/s； 網(wǎng)絡(luò)接口采用10

視頻編碼器產(chǎn)品技術(shù)方案

用數(shù)字信號處理(dsp)實(shí)現(xiàn)視頻圖像的壓縮編碼應(yīng)用靈活、擴(kuò)展性好,可以克服專用芯片視頻編碼器和現(xiàn)場可編程門陣列(fpga)視頻編碼器的一些局限性,有廣泛的應(yīng)用前景。論述了基于dsp64xx的視頻編碼器硬件平臺,著重分析了編碼器外部存儲器高速數(shù)字信號的信號完整性問題,對數(shù)據(jù)線、地址線的信號傳輸波形進(jìn)行了仿真、分析,并詳細(xì)闡述了dsp視頻編碼器軟件框架結(jié)構(gòu)和軟件優(yōu)化策略。該編碼器已在工程中廣泛使用,性能穩(wěn)定可靠。

rohm面向監(jiān)視攝像頭和家居安全設(shè)備、汽車行駛記錄儀等安裝有相機(jī)模塊的設(shè)備，開發(fā)了內(nèi)置霧圖像處理功能的視頻編碼器icbu6521kv。

針對現(xiàn)場可編程門陣列(fpga)平臺,提出可重構(gòu)視頻編碼(rvc)的硬件實(shí)現(xiàn)方案.為提高系統(tǒng)吞吐量和功能單元(fu)的可重用及可擴(kuò)性,提出分層的、多顆粒度并存的、可重用的功能單元設(shè)計(jì)方法;為重構(gòu)的簡單性及降低實(shí)現(xiàn)復(fù)雜度,提出在功能單元之間采用不同的存儲結(jié)構(gòu)作為數(shù)據(jù)連接方式.最終實(shí)現(xiàn)支持h.264/avc和avs的全i幀可重構(gòu)視頻編碼器.結(jié)果表明,該編碼器在xilinxvirtex-5330上能夠分別實(shí)現(xiàn)h.264/avc標(biāo)準(zhǔn)下25幀及avs標(biāo)準(zhǔn)下37幀1920×1080視頻的實(shí)時(shí)編碼,比2個(gè)標(biāo)準(zhǔn)單獨(dú)的設(shè)計(jì)實(shí)現(xiàn)代價(jià)降低了33%.

為解決視頻監(jiān)控應(yīng)用中數(shù)據(jù)量多,運(yùn)算量大和實(shí)時(shí)性要求高的問題,提出了基于arm9內(nèi)核,片內(nèi)集成視頻硬件編碼協(xié)處理器的海思hi3512芯片的h.264視頻編碼器設(shè)計(jì)方案。采用理論與仿真相結(jié)合的方法,對復(fù)合視頻分離電路和音頻接口模塊的硬件架構(gòu)進(jìn)行了分析,指出了設(shè)計(jì)中應(yīng)注意的問題與采取的解決方法,并進(jìn)一步討論了視頻處理模塊中ddr2(doubledatarate2sdram)單元等關(guān)鍵電路的理論計(jì)算與仿真設(shè)計(jì),通過多線程對視音頻編碼算法進(jìn)行了實(shí)現(xiàn)。通過對實(shí)際樣機(jī)的長時(shí)間不間斷測試,驗(yàn)證了編碼器的編碼能力和可靠性,表明其達(dá)到了視頻監(jiān)控中的要求。

H3CEC1000系列視頻編碼器快速入門