基于FPGA的數(shù)字時鐘管理電路設(shè)計應(yīng)用
格式:pdf
大?。?span id="3m4nqff" class="single-tag-height" data-v-09d85783>1.6MB
頁數(shù):4P
人氣 :68
4.5
介紹了運用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字時鐘管理方法的流程和應(yīng)用。從FPGA設(shè)計入手,選用了Xilinx公司的Virtex-Ⅱ芯片系列,運用高精度數(shù)字時鐘管理電路,保證延遲時間,通過仿真,得到移相后的各個時鐘及等效時鐘,得出了測量誤差,滿足時間精度要求,可應(yīng)用于各高精度脈寬測量領(lǐng)域,能夠滿足各測量領(lǐng)域的設(shè)計要求。
基于FPGA的數(shù)字時鐘管理電路設(shè)計應(yīng)用
格式:pdf
大?。?span id="83kze3g" class="single-tag-height" data-v-09d85783>1.7MB
頁數(shù):4P
介紹了運用現(xiàn)場可編程門陣列(fpga)進行數(shù)字時鐘管理方法的流程和應(yīng)用。從fpga設(shè)計人手,選用了xil-公司的virtex-n芯片系列,運用高精度數(shù)字時鐘管理電路,保證延遲時間,通過仿真,得到移相后的各個時鐘及等效時鐘,得出了測量誤差,滿足時間精度要求,可應(yīng)用于各高精度脈寬測量領(lǐng)域,能夠滿足各測量領(lǐng)域的設(shè)計要求。
基于FPGA的數(shù)字時鐘管理電路設(shè)計應(yīng)用
格式:pdf
大?。?span id="landsj1" class="single-tag-height" data-v-09d85783>1.6MB
頁數(shù):4P
介紹了運用現(xiàn)場可編程門陣列(fpga)進行數(shù)字時鐘管理方法的流程和應(yīng)用.從fpga設(shè)計入手,選用了xilinx公司的virtex-ⅱ芯片系列,運用高精度數(shù)字時鐘管理電路,保證延遲時間,通過仿真,得到移相后的各個時鐘及等效時鐘,得出了測量誤差,滿足時間精度要求,可應(yīng)用于各高精度脈寬測量領(lǐng)域,能夠滿足各測量領(lǐng)域的設(shè)計要求.
數(shù)字時鐘電路設(shè)計書
格式:pdf
大?。?span id="ny9z8og" class="single-tag-height" data-v-09d85783>397KB
頁數(shù):15P
4.5
實用文檔 文案大全 吉林建筑工程學院 數(shù)字電子技術(shù)課程設(shè)計報告 課題名稱:數(shù)字時鐘課程設(shè)計 2011~2012學年第二學期 專業(yè)電氣工程及自動化 班級101班 姓名陳貴君 學號10110130 指導教師王銳魏大慧 2012年6月 實用文檔 文案大全 目錄 一.前言........................................................................................................................3 二.設(shè)計要求................................................................................................................3 三.設(shè)計目的
基于FPGA的TDI-CCD時序電路設(shè)計
格式:pdf
大?。?span id="exdqot3" class="single-tag-height" data-v-09d85783>1.5MB
頁數(shù):4P
4.7
介紹tdi-ccd的特點、工作原理,根據(jù)項目所使用的tdi-ccd的使用要求,設(shè)計一種基于altera公司的現(xiàn)場可編程門陣列(fpga)ep3c25q240的tdi-ccd驅(qū)動時序電路,驅(qū)動時序使用vhdl語言編寫,在quartusⅱ平臺上進行時序仿真,通過在硬件電路中的測試結(jié)果表明,驅(qū)動時序滿足該款產(chǎn)品的要求。該實驗的主要目的是驗證這款tdi-ccd的性能,為其應(yīng)用和進一步的性能改善獲得必要的數(shù)據(jù),以促進國產(chǎn)ccd的發(fā)展及應(yīng)用。
實時時鐘電路設(shè)計
格式:pdf
大?。?span id="pedir7n" class="single-tag-height" data-v-09d85783>166KB
頁數(shù):4P
4.6
實時時鐘電路設(shè)計 時間:2012-06-1022:51:47來源:http://www.***.*** 1rtc結(jié)構(gòu)特點 實時時鐘的基本功能是保持跟蹤時間和日期等信息,但許多rtc還提供有多種附加功 能,如:看門狗定時器、系統(tǒng)復位、非易失存儲器(nvram)、序列號、方波輸出、涓流 充電等。因此,在進行電路設(shè)計時,選擇rtc芯片出了需要考慮其時間和日期跟蹤功能 外,通常還需要針對具體應(yīng)用來對rtc的功能、成本、尺寸等要求進行綜合考慮。 1.1接口方式 從接口要求入手選擇rtc可以大大縮小芯片的選擇范圍。rtc芯片提供有多種接口方 式,其中并行接口可實現(xiàn)存儲器的快速訪問或有較大的存儲容量,適合于那些對價格、尺 寸要求不是很荷刻的系統(tǒng),許多采用并行接口的實時時鐘芯片還與晶振和電池封裝在一起 構(gòu)成一個完整的時鐘模塊,從而簡化了硬件設(shè)計。并行接口包括復用總線(數(shù)
FPGA在時序邏輯電路設(shè)計中的應(yīng)用
格式:pdf
大小:824KB
頁數(shù):4P
4.6
介紹了fpga器件的基本結(jié)構(gòu)及設(shè)計特點,分析了采用fpga進行電路設(shè)計的優(yōu)勢。選用altera公司的flex10k系列fpga器件epf10k10lc84-4,以交通信號燈控制系統(tǒng)為例,討論了采用fpga進行時序邏輯電路設(shè)計的思路與方法,使用硬件描述語言veriloghdl作為輸入,給出了核心部分的主要程序代碼。最后進行了時序波形的仿真,并對相關(guān)波形中出現(xiàn)的毛刺現(xiàn)象進行了相應(yīng)分析。
基于FPGA的標準PS2鍵盤接口電路設(shè)計
格式:pdf
大?。?span id="kdl0p18" class="single-tag-height" data-v-09d85783>891KB
頁數(shù):3P
4.4
基于FPGA的標準PS2鍵盤接口電路設(shè)計
單片機課程設(shè)計-4位LED數(shù)字時鐘的設(shè)計
格式:pdf
大小:308KB
頁數(shù):14P
4.6
目錄 一、摘要????????????????????????1 二、設(shè)計任務(wù)??????????????????????1 1、題目:4位led數(shù)字時鐘的設(shè)計????????????1 2、技術(shù)指標及設(shè)計要求?????????????????1 3、給定條件及器件???????????????????1 三、設(shè)計方案與實現(xiàn)????????????????????2-6 1、硬件設(shè)計??????????????????????2 (1)相關(guān)器件介紹???????????????????2 (2)數(shù)碼管介紹????????????????????2 (3)數(shù)碼管的驅(qū)動方式?????????????????3 (4)單片機(at89s52)介紹???????????????4-5 (5)電路設(shè)計????????????????????6 2
HDL課程設(shè)計報告實時時鐘電路設(shè)計
格式:pdf
大?。?span id="inkiyup" class="single-tag-height" data-v-09d85783>70KB
頁數(shù):15P
4.6
河海大學計算機與信息學院 課程設(shè)計報告 題目實時時鐘電路設(shè)計 專業(yè)、學號 授課班號 學生姓名 指導教師 完成時間 課程設(shè)計(報告)任務(wù)書 (理工科類) ⅰ、課程設(shè)計(報告)題目: 2 實時時鐘電路設(shè)計 ⅱ、課程設(shè)計(論文)工作內(nèi)容 一、課程設(shè)計目標 《硬件描述語言》是一門技術(shù)性、應(yīng)用性很強的學科,實驗課教 學是它的一個極為重要的環(huán)節(jié)。不論理論學習還是實際應(yīng)用,都離不 開實驗課教學。如果不在切實認真地抓好學生的實踐技能的鍛煉上下 功夫,單憑課堂理論課學習,勢必出現(xiàn)理論與實踐脫節(jié)、學習與應(yīng)用 脫節(jié)的局面。《hdl項目設(shè)計》的目的就是讓同學們在理論學習的基 礎(chǔ)上,通過完成一個涉及時序邏輯、組合邏輯、聲光輸出的,具有實 用性、趣味性的小系統(tǒng)設(shè)計,使學生不但能夠?qū)⒄n堂上學到的理論知 識與實際應(yīng)用結(jié)合起來,而且能夠?qū)Ψ治觥⒔鉀Q實際的數(shù)字電路問題 進一步加深認識,為今后能夠獨
多功能數(shù)字鐘電路設(shè)計
格式:pdf
大?。?span id="rmkbjxc" class="single-tag-height" data-v-09d85783>853KB
頁數(shù):11P
4.5
實用文檔 文案大全 多功能數(shù)字鐘電路設(shè)計 一、數(shù)字電子鐘設(shè)計摘要????????????????2 二、數(shù)字電子鐘方案框圖????????????????2 三、單元電路設(shè)計及相關(guān)元器件的選擇??????????3 1.6進制計數(shù)器電路的設(shè)計?????????????3 2.10進制計數(shù)器電路的設(shè)計????????????4 3.60進制計數(shù)器電路的設(shè)計????????????4 4.時間計數(shù)器電路的設(shè)計?????????????5 5.校正電路的設(shè)計????????????????6 6.時鐘電路的設(shè)計????????????????7 7.整點報時電路設(shè)計???????????????8 8.譯碼驅(qū)動及單元顯示電路????????????9 四、系統(tǒng)電路總圖及原理????????????????9 五、經(jīng)驗體會????
PCB模塊化布局---時鐘電路設(shè)計
格式:pdf
大小:1.6MB
頁數(shù):5P
4.5
pcb模塊化布局系列之時鐘電路設(shè)計editedbykevin 1 pcb模塊化布局---時鐘電路設(shè)計 在一個電路系統(tǒng)中,時鐘是必不可少的一部分。時鐘電路相當關(guān)鍵,在電路中的作用猶 如人的心臟的作用,如果電路系統(tǒng)的時鐘出錯了,系統(tǒng)就會發(fā)生紊亂,因此在pcb中設(shè)計 一個好的時鐘電路是非常必要的。 我們常用的時鐘電路有:晶體、晶振、時鐘分配器。有些ic用的時鐘可能是由主芯片 產(chǎn)生的,但追根溯源,還是由上述三者之一產(chǎn)生的。接下來結(jié)合具體實例,說明時鐘電路布 局、布線的原則和注意事項。 晶體 pcb中常用的晶體封裝有:2管腳的插件封裝和smd封裝、4管腳的smd封裝,常見 封裝如下圖: 2管腳pth2管腳smd封裝4管腳smd封裝 盡管晶體有不同的規(guī)格,但它們的基本電路設(shè)計是一致的,因此pcb的布局、布線規(guī) 則也是通用的。基本的
磁通門磁力儀中的時鐘電路設(shè)計
格式:pdf
大?。?span id="daywcqv" class="single-tag-height" data-v-09d85783>1.8MB
頁數(shù):7P
4.4
磁通門磁力儀中的時鐘電路是以單片機msp430為核心,協(xié)調(diào)控制電源模塊、時鐘電路模塊、數(shù)據(jù)通訊模塊以及人機交互功能模塊。詳細分析了各功能模塊設(shè)計的原理電路,測試結(jié)果表明,該時鐘電路能正常工作,可以準確顯示年、月、日、時、分、秒,且可將數(shù)據(jù)通過usb在pc上顯示。
數(shù)字BPM時鐘鎖相電路的設(shè)計與實現(xiàn)
格式:pdf
大小:2.9MB
頁數(shù):6P
4.5
為實現(xiàn)數(shù)字bpm時鐘系統(tǒng)的鎖相,設(shè)計了一種基于鎖相環(huán)同步原理的低抖動、低相位噪聲的時鐘同步系統(tǒng).根據(jù)鎖相環(huán)電路工作原理,對數(shù)字bpm時鐘同步系統(tǒng)的硬件及固件程序進行了設(shè)計,實現(xiàn)了外部輸入時鐘信號與系統(tǒng)內(nèi)部產(chǎn)生的主工作時鐘信號的鎖相,并且時鐘信號輸出的頻率及相位均可調(diào)整以滿足后端adc采樣的要求.測試結(jié)果表明,設(shè)計可以完成對一定頻率范圍內(nèi)變化的外部輸入時鐘信號的鎖相,輸出時鐘信號抖動滿足束流實驗要求,為數(shù)字bpm后續(xù)算法研究提供了基礎(chǔ).
基于可編程邏輯器件的數(shù)字電路設(shè)計
格式:pdf
大?。?span id="3qiwjx0" class="single-tag-height" data-v-09d85783>635KB
頁數(shù):3P
4.8
可編程邏輯器件的出現(xiàn),使得傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法發(fā)生了根本的改變,所以有必要介紹一下基于可編程邏輯器件的數(shù)字電路設(shè)計方法。以計數(shù)器的實現(xiàn)方法作為實例,介紹了采用原理圖和硬件描述語言兩種方法作為輸入,實現(xiàn)計數(shù)器的方法,并描述了編譯仿真的方法,給出了對應(yīng)的仿真結(jié)果。采用熟悉的器件為例,使基于可編程邏輯器件的數(shù)字電路設(shè)計方法更容易理解掌握。
基于Proteus的數(shù)字交通燈電路設(shè)計與實現(xiàn)
格式:pdf
大小:619KB
頁數(shù):2P
4.4
利用proteus軟件高效的設(shè)計平臺,完成了交通燈電子電路原理圖的設(shè)計到仿真運行的整個流程,設(shè)計效果良好。該方案采用常用電子元器件設(shè)計,涵蓋了數(shù)字電路課程的主要內(nèi)容,利于在實踐中掌握該門課程的相關(guān)知識。
關(guān)于數(shù)字電子電路設(shè)計之中EDA技術(shù)的應(yīng)用探究
格式:pdf
大?。?span id="dbhedyy" class="single-tag-height" data-v-09d85783>1.1MB
頁數(shù):3P
4.7
在數(shù)字電子電路設(shè)計領(lǐng)域,引入和應(yīng)用eda技術(shù)已然成為一種趨勢。本文首先介紹了eda技術(shù)及其設(shè)計流程,然后討論了eda技術(shù)兩個基本要點(可編程邏輯器件pld、硬件描述語言vhdl),最后結(jié)合實例說明了eda技術(shù)應(yīng)用于數(shù)字電子電路設(shè)計的優(yōu)勢,以期為業(yè)內(nèi)人士提供有益參考。
關(guān)于數(shù)字電子電路設(shè)計之中EDA技術(shù)的應(yīng)用探究
格式:pdf
大小:1.4MB
頁數(shù):2P
4.3
中職電類專業(yè)中,電子電路技術(shù)是一門重要的專業(yè)課程。學習這門課程除了要學習課本上的理論知識外,更重要的是要掌握一些的實驗操作技能。本文重點闡述了數(shù)字電子電路設(shè)計之中eda技術(shù)的應(yīng)用探究。
數(shù)字電路設(shè)計過程中EDA技術(shù)的應(yīng)用
格式:pdf
大?。?span id="0arxknl" class="single-tag-height" data-v-09d85783>2.1MB
頁數(shù):1P
4.4
數(shù)字電路系統(tǒng)設(shè)計中引入eda技術(shù)后實現(xiàn)了電子設(shè)計自動化,使得設(shè)計人員只需使用硬件描述語言和eda工具就能實現(xiàn)系統(tǒng)硬件功能,從而使得數(shù)字電路的邏輯設(shè)計變得簡捷、高效。
基于FPGA的交通燈電路設(shè)計
格式:pdf
大小:490KB
頁數(shù):未知
4.3
fpga器件及其開發(fā)系統(tǒng)是開發(fā)大規(guī)模數(shù)字集成電路的新技術(shù),本文使用電子電路自動化設(shè)計方法,設(shè)計了基于fpga邏輯器件的交通燈電路。其中簡單介紹了fpga器件的特點和開發(fā)設(shè)計軟件功能,著重介紹了基于fpga的交通燈電路的設(shè)計功能、設(shè)計方案、電路設(shè)計過程、電路編譯和仿真操作,使用戶明確了可編程邏輯器件設(shè)計的常規(guī)操作流程。
基于數(shù)字電路的汽車尾燈控制電路設(shè)計
格式:pdf
大?。?span id="qssmamh" class="single-tag-height" data-v-09d85783>122KB
頁數(shù):2P
4.4
介紹了一種純數(shù)字電路的汽車尾燈控制電路的設(shè)計方案,分析汽車尾燈控制電路的工作狀態(tài)及其實現(xiàn)功能的關(guān)鍵點。將寄存器和計數(shù)器結(jié)合在一起實現(xiàn)該電路。
EDA技術(shù)在數(shù)字電子電路設(shè)計中的實踐應(yīng)用
格式:pdf
大小:820KB
頁數(shù):2P
4.4
隨著數(shù)字電子電路設(shè)計的不斷發(fā)展,傳統(tǒng)的設(shè)計技術(shù)已經(jīng)不能夠滿足市場的需要,因此,急需一種全新的設(shè)計技術(shù)的出現(xiàn)以促進企業(yè)的競爭能力,并且推動我國數(shù)字電子電路設(shè)計領(lǐng)域的快速發(fā)展.本文以eda技術(shù)的特點為出發(fā)點,對其設(shè)計流程進行簡要的介紹,然后對可編程邏輯器件pld與硬件描述語言vhdl進行著重分析,最后通過具體的應(yīng)用案例對eda技術(shù)在數(shù)字電子電路設(shè)計中的實踐應(yīng)用進行分析.
EDA技術(shù)在數(shù)字電子電路設(shè)計中的實踐應(yīng)用
格式:pdf
大?。?span id="khl6nv1" class="single-tag-height" data-v-09d85783>631KB
頁數(shù):1P
4.4
eda技術(shù)在數(shù)字電子電路設(shè)計中的有效應(yīng)用,一方面完善了傳統(tǒng)電子電路設(shè)計流程,為芯片化電路體系的構(gòu)建提供了保障,以此增強電子企業(yè)在市場經(jīng)濟環(huán)境中的競爭地位;另一方面則降低了電路設(shè)計的誤差率,以便為高精細度的設(shè)計工作開展提供保障,并在此基礎(chǔ)上豐富eda技術(shù)在電子產(chǎn)業(yè)中的作用。本文基于eda技術(shù)在數(shù)字電子電路設(shè)計中的應(yīng)用展開分析,在明確技術(shù)基本特征與系統(tǒng)組成同時,期望能夠為后續(xù)電子企業(yè)技術(shù)的發(fā)展提供良好參照。
EDA技術(shù)在數(shù)字電子電路設(shè)計中的實踐應(yīng)用
格式:pdf
大?。?span id="cigm1ka" class="single-tag-height" data-v-09d85783>1.3MB
頁數(shù):1P
4.4
隨著電路設(shè)計技術(shù)的不斷發(fā)展,一些設(shè)計領(lǐng)域已經(jīng)不能再滿足市場發(fā)展的要求,一些全新的設(shè)計理念需要被創(chuàng)造出來提升企業(yè)的競爭實力,為了推動我國電路設(shè)計技術(shù)的飛速進展,本文對eda技術(shù)的要點進行了總結(jié)概括,梳理了技術(shù)設(shè)計的關(guān)鍵流程,并對pld和vhdl進行了詳細分析,最后通過具體的案例總結(jié)了eda技術(shù)如何在電子電路設(shè)計實踐中進行應(yīng)用。
文輯推薦
知識推薦
百科推薦
職位:暖通項目經(jīng)理
擅長專業(yè):土建 安裝 裝飾 市政 園林