基于芯片的ONU收發(fā)模塊設(shè)計(jì)與實(shí)現(xiàn)

研究并設(shè)計(jì)了一種低成本無線收發(fā)模塊。采用f05p發(fā)送模塊、j04v接收模塊和pt2262/pt2272編解碼集成電路,實(shí)現(xiàn)無線收發(fā)模塊的數(shù)據(jù)收發(fā)。

針對當(dāng)前電力通信方式在穩(wěn)定性與安全性方面的不足,設(shè)計(jì)了基于以太網(wǎng)無源光網(wǎng)絡(luò)(epon)系統(tǒng)的電力光網(wǎng)絡(luò)單元(onu)模塊.采用電力onu設(shè)備模塊化的方法簡化了電力通信的網(wǎng)絡(luò)結(jié)構(gòu),采用電力onu模塊精簡組合設(shè)計(jì)降低了成本.闡述了電力onu模塊的硬件設(shè)計(jì)實(shí)現(xiàn)方法,對主控芯片、光收發(fā)模塊、數(shù)據(jù)存儲模塊以及外圍電路進(jìn)行了分析;軟件部分給出了操作系統(tǒng)移植與應(yīng)用程序設(shè)計(jì)流程.測試結(jié)果表明,電力onu模塊滿足電力通信的要求.

介紹了epon系統(tǒng)構(gòu)成以及onu在epon體系中的主要功能,提出了一種基于teknovus公司專用處理芯片tk3713的onu(光網(wǎng)路單元)設(shè)計(jì)方案,并對onu主控芯片模塊、以太網(wǎng)交換模塊、光突發(fā)式收發(fā)模塊、電源模塊四大模塊進(jìn)行了重點(diǎn)分析,完成了epononu硬件平臺的設(shè)計(jì)和實(shí)現(xiàn)。經(jīng)實(shí)際驗(yàn)證,該方案設(shè)計(jì)的onu能夠成功地實(shí)現(xiàn)"三網(wǎng)合一"并解決信息高速公路"最后一公里"問題。

對鐵路gsm-r標(biāo)準(zhǔn)的光纖直放站中的射頻光收發(fā)模塊進(jìn)行了設(shè)計(jì)、制造和測試.光發(fā)射部分的設(shè)計(jì)采用自動(dòng)功率控制(apc)技術(shù)實(shí)現(xiàn)激光器功率的穩(wěn)定輸出,光接收部分采用冗余備份設(shè)計(jì)實(shí)現(xiàn)模塊的高可靠性.測試結(jié)果表明,該模塊光反射損耗小于-45db,接收時(shí)延低于60ns.帶外抑制和帶內(nèi)波動(dòng)分別大于30db和小于0.5db,輸入輸出駐波比小于1.3.射頻輸出增益調(diào)節(jié)精度為1db,調(diào)節(jié)范圍高達(dá)25db以上.同時(shí),模塊底噪聲小于132dbm/hz,三階互調(diào)達(dá)到-60dbc以下.此外,模塊提供了很好的告警和檢測等功能.因此,該模塊具有優(yōu)異的射頻光收發(fā)特性.模塊最終在鐵路gsm-r直放站中進(jìn)行了實(shí)測,結(jié)果表明完全達(dá)到鐵路設(shè)計(jì)要求.

本文介紹基于ambe-1000語音編解碼芯片實(shí)現(xiàn)的語音壓縮,它的系統(tǒng)構(gòu)成、硬件設(shè)計(jì)。

光纖收發(fā)模塊

根據(jù)債券業(yè)務(wù)要求,設(shè)計(jì)并實(shí)現(xiàn)了對債券交易平臺的監(jiān)控。提出了集中管理債券客戶服務(wù)器的思想,同時(shí)按客戶類型和允許連接的最大客戶端client數(shù)進(jìn)行了license的設(shè)計(jì),并且實(shí)現(xiàn)了客戶服務(wù)器的遠(yuǎn)程更新,用實(shí)際案例說明該設(shè)計(jì)思想的主要實(shí)現(xiàn)過程。

文章主要介紹了利用單根光纖同時(shí)進(jìn)行數(shù)據(jù)雙向發(fā)送與接收功能的收發(fā)模塊設(shè)計(jì),它所能達(dá)到的最大傳輸速率為650mbit/s,傳輸距離15km.文中給出了整個(gè)模塊的設(shè)計(jì)過程及其測試結(jié)果.

討論將高速密碼芯片應(yīng)用到ipv6安全模塊研制中的一種應(yīng)用方案。方案以safexcel系列安全芯片作為加/解密算法模塊的內(nèi)核。給出這種用于增強(qiáng)ipv6路由器安全性的安全模塊的結(jié)構(gòu)設(shè)計(jì)方案和實(shí)現(xiàn)方法,該安全模塊可以實(shí)現(xiàn)對ipv6數(shù)據(jù)包的實(shí)時(shí)ipsec保護(hù),大大改進(jìn)高性能網(wǎng)絡(luò)中對數(shù)據(jù)流進(jìn)行實(shí)時(shí)加/解密的性能。

文中簡要介紹了無磁計(jì)量芯片的基本構(gòu)成,重點(diǎn)研究了輸入模塊的工作原理和設(shè)計(jì)方法,分析了一般傳感器的原理及局限性,建立了無磁傳感器模型,采用兩級遲滯比較器的基本結(jié)構(gòu)設(shè)計(jì)了具有低功耗特點(diǎn)的輸入比較器模塊,通過適時(shí)關(guān)閉比較器使其進(jìn)入休眠模式,以及合理的安排時(shí)序關(guān)系來降低整個(gè)輸入模塊的平均功耗。經(jīng)過仿真得到模擬比較器的增益為55db,帶寬達(dá)到1.2mhz,滿足了1mhz的工作速度,同時(shí)靜態(tài)功耗降到7.29μw,實(shí)現(xiàn)了低功耗的目的。最終經(jīng)過流片測試,電路工作正常。

1緒論 1.1研究背景 通信是指不同的獨(dú)立系統(tǒng)利用線路互相交換數(shù)據(jù)，它的主要目的是將數(shù)據(jù)從 一端傳送到另一端，實(shí)現(xiàn)數(shù)據(jù)的交換。在現(xiàn)代工業(yè)控制中，通常采用計(jì)算機(jī)作為 上位機(jī)與下層的實(shí)時(shí)控制與監(jiān)測設(shè)備進(jìn)行通訊?，F(xiàn)場數(shù)據(jù)必須通過一個(gè)數(shù)據(jù)收集 器傳給上位機(jī)，同樣上位機(jī)向現(xiàn)場設(shè)備發(fā)命令也必須通過數(shù)據(jù)收集器。串行通信 因其結(jié)構(gòu)簡單、執(zhí)行速度快、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，已被廣泛應(yīng)用于數(shù)據(jù)采集和 過程控制等領(lǐng)域。 計(jì)算機(jī)與外界的信息交換稱為通信?；镜耐ㄐ欧绞接胁⑿型ㄐ藕痛型ㄐ?兩種。串行通信是指一條信息額各位數(shù)據(jù)被逐位按順序傳送的通信方式。串行通 信的特點(diǎn)是：數(shù)據(jù)位傳送，按位順序進(jìn)行，最少只需要一根傳輸線即可完成，成 本低但傳送速度快，串行通信的距離可以從幾米到幾千米。 隨著計(jì)算機(jī)技術(shù)尤其是單片微型機(jī)技術(shù)的發(fā)展，人們已越來越多地采用單片 機(jī)來對一些工業(yè)控制系統(tǒng)中如溫度、流量

介紹了shu2006onu芯片的硬件驗(yàn)證與測試平臺系統(tǒng),利用該驗(yàn)證平臺實(shí)現(xiàn)了shu2006onu芯片的功能以及tbi高速接口的時(shí)序測試。在該驗(yàn)證平臺上,100m以太網(wǎng)的ftp數(shù)據(jù)傳輸速率可以達(dá)到8mb/s。

對講機(jī)收發(fā)芯片數(shù)字模塊可測性設(shè)計(jì)及接口電路的驗(yàn)證研究 現(xiàn)代集成電路設(shè)計(jì)中,芯片的規(guī)模和復(fù)雜程度呈指數(shù)增加,為了 保證所設(shè)計(jì)芯片功能的正確性和制造的完備性,需要比以往更多的時(shí) 間和人力,困難度大幅增加。而目前功能驗(yàn)證能力已經(jīng)遠(yuǎn)遠(yuǎn)落后于設(shè) 計(jì)能力,功能驗(yàn)證已成為大規(guī)模芯片設(shè)計(jì)的瓶頸,它造成了芯片測試 困難度的增加。另一方面,集成電路硅工藝本身由于摻雜不均和雜質(zhì) 等因素造成制造過程中出現(xiàn)缺陷,使得芯片測試異常。近年來,在驗(yàn)證 方面的改進(jìn)主要體現(xiàn)在產(chǎn)生了基于systemverilog的一些新驗(yàn)證方 法,比如基于斷言的驗(yàn)證、可約束的隨機(jī)激勵(lì)等。而制造測試隨著可 測性設(shè)計(jì)(dft)的引入,大大簡化了芯片由于制造過程中因自身缺陷 而進(jìn)行的復(fù)雜調(diào)試。在充分的文獻(xiàn)調(diào)研基礎(chǔ)上,本文研究內(nèi)容和取得 成果如下:1.本論文首先介紹了一種新型的基于斷言和可約束隨機(jī)激 勵(lì)的驗(yàn)證方法

利用gis技術(shù)實(shí)現(xiàn)管線管理信息化,不僅現(xiàn)實(shí)迫切需要,而且也是切實(shí)可行的。本文針對綜合管網(wǎng)信息系統(tǒng)輸出功能方面存在的不足,從實(shí)際應(yīng)用角度出發(fā),提出了綜合輸出這一概念,并且通過mapgis平臺提供的mfc類庫二次開發(fā)方式,借助vc++開發(fā)工具,設(shè)計(jì)了綜合輸出模塊,改進(jìn)了mapgis系統(tǒng)輸出功能,實(shí)現(xiàn)了裁剪圖形、統(tǒng)計(jì)報(bào)表、添加圖例的同幅輸出。

介紹了機(jī)載實(shí)時(shí)容錯(cuò)分布式計(jì)算機(jī)系統(tǒng)原理樣機(jī)中網(wǎng)關(guān)模塊的系統(tǒng)結(jié)構(gòu)和通信機(jī)制,討論了網(wǎng)關(guān)模塊中光纖通道接口的容錯(cuò)結(jié)構(gòu),以及由其構(gòu)成四余度光纖通道仲裁環(huán)網(wǎng)的方法。

在分析傳統(tǒng)電路設(shè)計(jì)存在缺陷的基礎(chǔ)上,提出了基于信號完整性的一體化設(shè)計(jì)思路,討論了高速電路的基本理論和高速電路仿真設(shè)計(jì)的基本概念。以千兆sfp光收發(fā)模塊電路為例,研究了高速電路仿真設(shè)計(jì)的基本方法,包括仿真模型及建模方法、仿真設(shè)計(jì)過程及仿真結(jié)果比較分析。研究結(jié)果表明,在高速數(shù)字電路中采用仿真設(shè)計(jì)與分析是必要的,也是有效的。

基于光纖陀螺的小型化和工程化設(shè)計(jì)要求,提出模塊化設(shè)計(jì)概念。設(shè)計(jì)了一種y型soi波導(dǎo)耦合器,用于光纖陀螺光收發(fā)模塊。此結(jié)構(gòu)具有形式簡單、譜寬、加工工藝成熟和易于實(shí)現(xiàn)光電集成等技術(shù)優(yōu)勢。理論上分析了波導(dǎo)結(jié)構(gòu)參數(shù)對其特征參數(shù)(分光比、損耗)的影響,優(yōu)化參數(shù)設(shè)計(jì),通過模場匹配理論減小器件損耗。最后,對波導(dǎo)耦合器加工工藝進(jìn)行了討論,采用電子束光刻技術(shù)加工出波導(dǎo)掩膜版,并對加工工藝參數(shù)進(jìn)行了優(yōu)化。實(shí)驗(yàn)結(jié)果表明:所設(shè)計(jì)的分光比50%:50%波導(dǎo)耦合器,當(dāng)波導(dǎo)長為25mm時(shí),輸入輸出波導(dǎo)的間距可以達(dá)到300μm,且理論彎曲損耗可忽略不計(jì),可以有效的抑制光源與耦合器的串音干擾。通過優(yōu)化工藝參數(shù),設(shè)計(jì)的soi波導(dǎo)耦合器可以滿足設(shè)計(jì)要求。

在分析光收發(fā)一體化模塊特點(diǎn)的基礎(chǔ)上,提出了基于sfp的epon系統(tǒng)olt收發(fā)模塊的實(shí)現(xiàn)方案,針對硬件實(shí)現(xiàn)中各部分的功能和具體需求給出了核心模塊的具體實(shí)現(xiàn)模塊,滿足ge-ponitu-tg.984規(guī)定的輸出平均光功率和消光比的要求。在設(shè)計(jì)過程中采用技術(shù)成熟的芯片來完成設(shè)計(jì),該設(shè)計(jì)在尺寸、性能上滿足itu-tg.984的要求。

隨著光模塊通訊速率的不斷提高和功能的不斷增加,很多時(shí)候由于pcba(printedcircuitboard+assembly)本身面積的局限性等原因只能使用多塊mcu來代替一塊多pin腳的mcu。于是,在一個(gè)模塊中出現(xiàn)了多mcu并存的情況。針對該情況,提出了一種在雙mcu光模塊中迅速、快捷更新驅(qū)動(dòng)程序的方法,并以sfp+波長可調(diào)諧光模塊系統(tǒng)更新為例,給出了該方法的詳細(xì)設(shè)計(jì)流程和實(shí)驗(yàn)結(jié)果。該方法被證實(shí)可行有效。

結(jié)合目前我國測控系統(tǒng)發(fā)展的需求,我們?yōu)槠湓黾恿讼鄳?yīng)的時(shí)鐘模塊,該時(shí)鐘模塊是基于單片機(jī)模式,同時(shí)結(jié)合ps1288時(shí)鐘所具有的特殊模式進(jìn)行設(shè)計(jì)制作的,以at89c51單片機(jī)為該時(shí)鐘模塊的核心控制體系,以ds12887為時(shí)鐘模塊的芯片,設(shè)計(jì)出了一種低能耗、高精度、高穩(wěn)定性的時(shí)鐘模塊。本文通過對設(shè)計(jì)過程中涉及到的時(shí)鐘模塊系統(tǒng)的硬件和軟件設(shè)計(jì)和構(gòu)成進(jìn)行詳細(xì)的描述,以期對以后其他基于單片機(jī)設(shè)計(jì)的時(shí)鐘模塊起到補(bǔ)助作用。

為了滿足人們對于高帶寬業(yè)務(wù)的需求,針對10g-epon網(wǎng)絡(luò)技術(shù)進(jìn)行了分析,并提出了突發(fā)模式光收發(fā)模塊的設(shè)計(jì)方案。首先對10g-epon的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、波段的分配及其對突發(fā)模式光收發(fā)模塊的要求作了介紹,然后提出了1g/10g雙速率10g-epon系統(tǒng)模型,設(shè)計(jì)了onu端和olt端的系統(tǒng)框圖。通過對比分析,提出針對雙速率信號進(jìn)行電域分離的方法,解決了設(shè)計(jì)難點(diǎn)。最終的設(shè)計(jì)結(jié)果對于下一階段的制備和測試以及10g-epon的推進(jìn)有著一定的指導(dǎo)意義。

為滿足高度綜合化發(fā)展對嵌入式處理系統(tǒng)交聯(lián)信號的多樣性要求,提出了一種基于pciexpress總線架構(gòu)的多功能接口模塊的設(shè)計(jì)實(shí)現(xiàn)方案。采用一片fpga作為邏輯設(shè)計(jì)芯片,實(shí)現(xiàn)了包括fc、rs422、arinc429、usb、ide等多種接口,滿足了綜合化發(fā)展對模塊功能、功耗和重量等要求,可通用于各類綜合處理系統(tǒng)接口設(shè)計(jì)中。