基于矩陣編碼的量子可逆邏輯電路進化設計方法
格式:pdf
大?。?span id="6qd80xn" class="single-tag-height" data-v-09d85783>1.1MB
頁數:7P
人氣 :69
4.3
本文研究基于遺傳算法的量子可逆邏輯電路綜合技術,能實現可逆邏輯電路功能、量子門數、垃圾位數和量子代價的多目標優(yōu)化設計.建立了量子可逆邏輯電路綜合數學模型,采用了量子可逆邏輯電路矩陣編碼方案,設計了量子可逆邏輯電路進化操作算子,給出了量子可逆邏輯電路多目標進化設計算法.以8位量子可逆乘法器為設計實例,實驗結果證明了所提出的量子可逆邏輯電路多目標進化設計方法是正確有效的.
基于遺傳算法的量子可逆邏輯電路綜合方法研究
格式:pdf
大?。?span id="cbwuddb" class="single-tag-height" data-v-09d85783>1.2MB
頁數:9P
量子可逆邏輯電路綜合主要是研究在給定的量子門和量子電路的約束條件及限制下,找到最小或較小的量子代價實現所需量子邏輯功能的電路。把量子邏輯門的功能用矩陣的數學模型表示,用遺傳算法作全局搜索工具,將遺傳算法應用于量子可逆邏輯電路綜合,是一種全新的可逆邏輯電路綜合方法,實現了合成、優(yōu)化同步進行。四階量子電路實驗已取得了很好的效果,并進一步分析了此方法在高階量子電路綜合問題上的應用前景。
基于可逆觸發(fā)器的可逆移位寄存器設計方法
格式:pdf
大?。?span id="oj6rpl8" class="single-tag-height" data-v-09d85783>487KB
頁數:未知
為了進一步提高可逆時序邏輯電路設計方法的通用性和改善可逆電路性能指標,以可逆主從d觸發(fā)器為基本單元,通過將時鐘信號及垃圾位信號級聯(lián)再利用,提出了一種可逆串行移位寄存器優(yōu)化設計方案。在此基礎上,通過目標函數構造及變換構建帶有移位控制的單元模塊,設計了滿足串行輸入串/并行輸出功能的n位可逆雙向移位寄存器。設計結果表明,采用方法所設計的可逆移位寄存器具有較優(yōu)的性能指標,且對于雙向移位寄存器綜合具有較好的通用性。
VHDL在數字邏輯電路設計中的應用方法
格式:pdf
大小:65KB
頁數:未知
4.6
vhdl是用于邏輯設計的硬件描述語言,具有齊全的設計技術,應用方法也比較靈活,能夠解決信息交換和設計維護方面的困難,文章介紹了vhdl語言在數字邏輯電路設計中的應用方法,以便大家更好地掌握vhdl語言的應用。
矩陣鍵盤及其電路設計
格式:pdf
大?。?span id="pqrhms4" class="single-tag-height" data-v-09d85783>2.3MB
頁數:7P
4.6
矩陣鍵盤及其電路設計
矩陣鍵盤電路設計
格式:pdf
大?。?span id="1n3xn28" class="single-tag-height" data-v-09d85783>232KB
頁數:16P
4.4
學號:200730410130 程 題目矩陣鍵盤電路設計 教學院計算機學院 專業(yè)計算機應用技術 班級 姓名 指導教師 2010年01月12日 目錄 前言.................................................................... 第一章需求分析......................................................... 功能描述......................................................... 功能分析......................................................... 第二章系統(tǒng)的原理及分析...........................
基于關聯(lián)矩陣代數運算的邏輯型監(jiān)控器設計
格式:pdf
大?。?span id="sizh8g5" class="single-tag-height" data-v-09d85783>516KB
頁數:4P
4.8
對于含有不可控變遷的petri網監(jiān)控問題,允許狀態(tài)空間可能需要一組"或"的允許約束來描述,而庫所不變量的監(jiān)控方法只將給定約束轉換為單個的允許約束,其監(jiān)控器將系統(tǒng)行為限制在允許標識狀態(tài)空間的較小子集內,其限制性過于嚴格,且該方法無法解決某些監(jiān)控問題。針對上述問題,給出了一種基于關聯(lián)矩陣代數運算的約束轉換方法,能夠將給定約束轉換為一組"邏輯或"的允許約束,進而給出了邏輯型監(jiān)控器的設計方法,其控制策略的在線計算可以在多項式時間內完成,能夠滿足實時性的要求,并且該監(jiān)控器比方法的監(jiān)控器允許性更大。需要指出的是該方法的約束轉換算法的離線計算量具有指數級的計算復雜性。
十六進制七段LED數碼管反譯碼邏輯電路
格式:pdf
大?。?span id="mkddczy" class="single-tag-height" data-v-09d85783>85KB
頁數:未知
4.7
本章分別介紹了用eprom中規(guī)模集成電路和at89c2051單片機實現的二款新穎的十六進制數七段led數碼管反譯碼邏輯電路。
矩陣函數和函數矩陣
格式:pdf
大?。?span id="brh0i73" class="single-tag-height" data-v-09d85783>112KB
頁數:6P
4.4
矩陣函數求導 首先要區(qū)分兩個概念:矩陣函數和函數矩陣 (1)函數矩陣,簡單地說就是多個一般函數的陣列,包括單變量和多變量函數。 函數矩陣的求導和積分是作用在各個矩陣元素上,沒有更多的規(guī)則。 單變量函數矩陣的微分與積分 考慮實變量t的實函數矩陣 ()()()ijmnxtxt×=,所有分量函數()ijxt定義域相同。 定義函數矩陣的微分與積分 00 ()(),()(). tt ijijtt dd xtxtxdxd dxdx ττττ ?????????==????????????∫∫ 函數矩陣的微分有以下性質: (1)()()()()()dddxtytxtyt dtdtdt +=+; (2)()()()()()()
基于可編程計數器的時序邏輯電路設計
格式:pdf
大小:1.0MB
頁數:5P
4.6
介紹了基于msi可編程計數器74ls161的時序邏輯電路設計技術,目的是探索msi可編程計數器實現一般時序邏輯電路的擴展應用方法,即以計數器q3,q2,q1,q0端的代碼組合表示時序邏輯電路的各個狀態(tài),由輸入變量控制計數器的ep,et及■端,綜合利用計數、置數、保持功能,使計數器的狀態(tài)變化滿足所要求的時序,用計數功能實現"次態(tài)=現態(tài)+1"的二進制時序關系,用置數功能實現"次態(tài)=預置數"的非二進制時序關系,用保持功能實現"次態(tài)=現態(tài)"的自循環(huán)時序關系。所述方法的創(chuàng)新點是提出了msi可編程計數器改變應用方向的邏輯修改方法。
基于VHDL的矩陣鍵盤及顯示電路設計
格式:pdf
大?。?span id="jai3hx3" class="single-tag-height" data-v-09d85783>653KB
頁數:3P
4.4
為了有效防止機械式鍵盤按鍵抖動帶來的數據錯誤,這里在quartusⅱ開發(fā)環(huán)境下,采用vhdl語言設計了一種能夠將機械式4×4矩陣鍵盤的按鍵值依次顯示到8個7段數碼管上的矩陣鍵盤及顯示電路。仿真結果表明,所設計的矩陣鍵盤及顯示電路成功地實現了按鍵防抖和按鍵數據的準確顯示。以acex1k系列ep1k30qc208芯片為硬件環(huán)境,驗證了各項設計功能的正確性。
基于掃描D觸發(fā)器的可逆電路測試綜合方法
格式:pdf
大?。?span id="kjzp2db" class="single-tag-height" data-v-09d85783>534KB
頁數:8P
4.7
為了實現可逆邏輯電路的可測性設計,充分利用可逆邏輯電路中存在的輸出引腳,提出一種可逆邏輯電路測試綜合方法.通過定義可逆邏輯門的可觀性值和可控性值的計算方法,對可逆邏輯電路的可測性進行建模;通過插入觀察點,制定了可逆組合邏輯電路可測性實現方案;通過對現有的d觸發(fā)器進行改造并構建全新的掃描d觸發(fā)器,制定了可逆時序電路的可測性邏輯實現方案;最后分析了掃描d觸發(fā)器的工作特點,規(guī)范了測試步驟,建立一種可逆邏輯電路的測試綜合方法.實驗結果表明,與現有方法相比,文中方法插入觀察點代價平均增加不到1%,但電路的可觀性平均能得到24%的改善.
基于時序圖的異步時序邏輯電路的設計
格式:pdf
大?。?span id="5rxviww" class="single-tag-height" data-v-09d85783>185KB
頁數:3P
4.5
在異步時序邏輯電路的設計過程中,以波形分析為基礎,通過電路的狀態(tài)轉換圖得到電路的時序圖,通過時序圖的分析確定觸發(fā)器的時鐘方程,在時鐘方程的作用下得到狀態(tài)轉換,填寫次態(tài)卡諾圖,通過次態(tài)卡諾圖的化簡得到輸出方程和狀態(tài)方程的設計方法。該方法簡單實用,學生易于理解和接受。
基于時序圖的異步時序邏輯電路的設計??
格式:pdf
大?。?span id="cpyhxxv" class="single-tag-height" data-v-09d85783>185KB
頁數:3P
4.7
在異步時序邏輯電路的設計過程中,以波形分析為基礎,通過電路的狀態(tài)轉換圖得到電路的時序圖,通過時序圖的分析確定觸發(fā)器的時鐘方程,在時鐘方程的作用下得到狀態(tài)轉換,填寫次態(tài)卡諾圖,通過次態(tài)卡諾圖的化簡得到輸出方程和狀態(tài)方程的設計方法。該方法簡單實用,學生易于理解和接受。
交通燈數字邏輯電路的設計
格式:pdf
大?。?span id="bpq77kx" class="single-tag-height" data-v-09d85783>169KB
頁數:未知
4.5
本設計主要以74190芯片級聯(lián)為核心實現交通燈控制。這個電路采用兩個74190芯片級聯(lián)成一個從99倒計到00的計數器,用jk觸發(fā)器實現信號燈的轉換,倒計時顯示采用七段數碼管作為顯示,非常簡單地實現了交通信號燈的控制。使用電腦ewbversion5.0c仿真技術對系統(tǒng)進行仿真。
數字電路第5章時序邏輯電路
格式:pdf
大?。?span id="3gusigw" class="single-tag-height" data-v-09d85783>6.5MB
頁數:107P
4.3
數字電路第5章時序邏輯電路
VGA矩陣與RGB矩陣的區(qū)別
格式:pdf
大?。?span id="xvd0spq" class="single-tag-height" data-v-09d85783>28KB
頁數:3P
4.6
1、vga矩陣和rgb矩陣都是傳輸的都是vga信號,前者使用15針vga接 口的一跟vga線就可以傳輸,后者使用bnc接口,需要5根bnc接線才能傳 輸 av矩陣傳輸的是視頻信號,接口是蓮花頭或者是bnc頭。 2、還有就是價格不一樣 都有使信號任意選取、切換或者是在大屏幕上拼接顯示的功能 接口不一樣 av矩陣是蓮花口或q9口 vga矩陣就是vga接口 rgb矩陣就是色差接口 不同點就是視頻輸入接口不一樣功能基本相同都可以實現視頻切換疊加畫 中畫等功能具體看矩陣器的參數 av矩陣即av信號輸入輸出矩陣,如電視信號、vcd、dvd、高速球等信號, 目前最高應為128進128出 vga矩陣一般用在就是我們常用的電腦輸出信號,一般最高只能做到16進16 出 rgb矩陣是vga矩陣的升級版本,具備更高的帶
全矩陣控制系統(tǒng)的編碼信號切換器設計
格式:pdf
大?。?span id="53q15vt" class="single-tag-height" data-v-09d85783>452KB
頁數:未知
4.4
舞臺機械中運動設備較多,本文介紹了用較少的變頻器驅動較多運動設備的全矩陣控制系統(tǒng)的信號切換器的設計,它實現了用15臺變頻器對60臺交流電機的全矩陣控制。
集成電路可制造性工程與設計方法學
格式:pdf
大小:255KB
頁數:8P
4.6
集成電路(ic)可制造性工程與設計是近年來發(fā)展很快的研究領域,它集ic設計、制造、封裝和測試過程為一體,在統(tǒng)一框架(即產品制造成本和成品率驅動)下,對產品進行規(guī)劃和設計。應用該技術可以大大縮短ic產品研制周期、降低制造成本、提高成品率和可靠性,本文將綜述該領域的研究進展,并闡述進一步的研究方向。
一類與工程設計相關的Jacobi矩陣逆特征值問題
格式:pdf
大?。?span id="jhpdbpm" class="single-tag-height" data-v-09d85783>49KB
頁數:3P
4.4
jacobi矩陣逆特征值問題,在振動工程、結構設計、工程設計應用和系數參數識別等領域有重要應用,文章考慮了由混合型特征對構造一個jacobi矩陣的問題,給出了問題有唯一解的充分必要條件。
矩形剛架剛度矩陣的快速集成方法
格式:pdf
大?。?span id="i3w810f" class="single-tag-height" data-v-09d85783>210KB
頁數:4P
3
矩形剛架剛度矩陣的快速集成方法——通過理論推導,提出了由矩形剛架局部坐標系下的單元剛度矩陣直接得到整體坐標系下的單元剛度矩陣的公式,介紹了矩形剛架局部坐標系下的單元剛度矩陣直接集成整體剛度矩陣的快速方法,該方法能有效提高矩形鋼架剛度矩陣的計算...
5-3同步時序邏輯電路設計
格式:pdf
大?。?span id="s0zonsj" class="single-tag-height" data-v-09d85783>4.0MB
頁數:25P
4.6
5-3同步時序邏輯電路設計
組合邏輯電路設計在EDA技術中的應用
格式:pdf
大?。?span id="agwcd8t" class="single-tag-height" data-v-09d85783>203KB
頁數:1P
4.4
multisim9軟件是專門用于電子電路仿真與設計的eda軟件,本文將設計一個舉重裁判表決電路的組合電路實例應用到eda中,將理論教學與eda技術的結合在一起,為學習數字電子技術的理論知識拓展了空間。
定時控制器邏輯電路設計
格式:pdf
大?。?span id="z1o8gw7" class="single-tag-height" data-v-09d85783>79KB
頁數:12P
4.6
. . 一概述 為了能使儀器在特定的時間內工作,通常需要人在場干預才能完成。本課題設計的定時器,就是能 使你不在時,儀器也能按時打開和關閉。例如你想用錄音機、錄像機錄下某一時間斷的節(jié)目,而這一段 時間你又有其他事要做,不在家或機器旁邊,你就可以實現預置一下定時器。在幾點幾分準時打開機器, 到某時某刻關掉機器。數字鐘是采用數字電路實現對時、分、秒數字顯示的計時裝置,以其顯示的 直觀性、走時準確穩(wěn)定而受到人們的歡迎,廣泛用于個人家庭、車站、碼頭、辦公室等公共場所, 給人們的生活、學習、工作、娛樂帶來了極大的方便,諸如定時自動報警、按時自動打鈴、時間程 序自動控制、定時廣播、通斷動力設備、以及各種定時電氣的自動啟用等,所有這些,都是以鐘表 數字化為基礎的。 定時控制器由供電單元、數字鐘單元、定時單元以及控制輸出單元等幾部分組成.如圖1所示為定 時控制器系統(tǒng)框圖。 圖
FPGA在時序邏輯電路設計中的應用
格式:pdf
大?。?span id="o350ec3" class="single-tag-height" data-v-09d85783>824KB
頁數:4P
4.6
介紹了fpga器件的基本結構及設計特點,分析了采用fpga進行電路設計的優(yōu)勢。選用altera公司的flex10k系列fpga器件epf10k10lc84-4,以交通信號燈控制系統(tǒng)為例,討論了采用fpga進行時序邏輯電路設計的思路與方法,使用硬件描述語言veriloghdl作為輸入,給出了核心部分的主要程序代碼。最后進行了時序波形的仿真,并對相關波形中出現的毛刺現象進行了相應分析。
文輯推薦
知識推薦
百科推薦
職位:高級給排水工程師
擅長專業(yè):土建 安裝 裝飾 市政 園林