格式:pdf
大?。?span class="single-tag-height">474KB
頁數: 4頁
為了滿足空間應用對于浮點計算的需求,設計了一款兼容SPARC V8指令集的浮點協(xié)處理器.該浮點協(xié)處理器實現了除平方根和四精度指令以外的所有浮點指令,并采用獨立的加法、乘法和除法流水路徑.設計中根據整點單元的譯碼級結果來產生針對浮點協(xié)處理器各數據路徑的時鐘門控信號,從而實現了微體系結構級的浮點協(xié)處理器時鐘門控,在靜態(tài)功耗基本不受影響的情況下,可以消除對應數據路徑空閑狀態(tài)的動態(tài)功耗.在中芯國際的0.18μm CMOS工藝上的實現結果與既有設計相比較,最大時鐘頻率提高了32%.