格式:pdf
大?。?span class="single-tag-height">735KB
頁(yè)數(shù): 4頁(yè)
設(shè)計(jì)了一種用FPGA實(shí)現(xiàn)MPEG-4編碼器方案。為進(jìn)一步提高編碼的效率,在算法和結(jié)構(gòu)方面進(jìn)行了優(yōu)化。提出了帶有判全零系數(shù)的Loeffler快速DCT算法,并采用"十字"形運(yùn)動(dòng)估計(jì)算法,設(shè)計(jì)了高度并行、緊湊流水線的FPGA實(shí)現(xiàn)方案。用Verilog HDL硬件描述語(yǔ)言編寫了代碼,在QUARTUS II集成開(kāi)發(fā)環(huán)境下,進(jìn)行了FPGA(Field-Programmable Gate Array)系統(tǒng)仿真驗(yàn)證。測(cè)試結(jié)果表明,該設(shè)計(jì)編碼高效,符合實(shí)時(shí)視頻通信的需求??蓮V泛應(yīng)用于移動(dòng)視頻通信和遠(yuǎn)程無(wú)線監(jiān)控等領(lǐng)域。
格式:pdf
大?。?span class="single-tag-height">181KB
頁(yè)數(shù): 7頁(yè)
針對(duì)Type-1視頻編碼平臺(tái)中的幀間預(yù)測(cè)僅有全搜索算法,從而計(jì)算復(fù)雜度很高的問(wèn)題,提出了改進(jìn)的UMHexa-gonS快速搜索算法.該算法采用了UMHexagonS算法的框架,針對(duì)該算法在參考幀數(shù)目和編碼模式受限的條件下,建立了一種起始位置運(yùn)動(dòng)矢量預(yù)測(cè)模型;同時(shí),為了解決UMHexagonS算法中第2類提前截止閾值計(jì)算不準(zhǔn)確而導(dǎo)致編碼性能下降的問(wèn)題,提出了利用空間相關(guān)性的閾值修正方式.在Type-1平臺(tái)中的實(shí)驗(yàn)結(jié)果表明,該算法的搜索精度較高,并且能夠較好地適應(yīng)不同序列的紋理特性.相比于全搜索算法,平均節(jié)省97%以上的時(shí)間,同時(shí)編碼效率下降控制在平均0.032 dB以內(nèi).得出結(jié)論:改進(jìn)的算法能夠提升編碼效率,同時(shí)節(jié)省平均運(yùn)動(dòng)搜索時(shí)間.
mpeg降噪應(yīng)高還是低知識(shí)來(lái)自于造價(jià)通云知平臺(tái)上百萬(wàn)用戶的經(jīng)驗(yàn)與心得交流。 注冊(cè)登錄 造價(jià)通即可以了解到相關(guān)mpeg降噪應(yīng)高還是低最新的精華知識(shí)、熱門知識(shí)、相關(guān)問(wèn)答、行業(yè)資訊及精品資料下載。同時(shí),造價(jià)通還為您提供材價(jià)查詢、測(cè)算、詢價(jià)、云造價(jià)等建設(shè)行業(yè)領(lǐng)域優(yōu)質(zhì)服務(wù)。手機(jī)版訪問(wèn):mpeg降噪應(yīng)高還是低