造價(jià)通
更新時(shí)間:2025.04.26
基于FPGA的0-QPSK調(diào)制解調(diào)器設(shè)計(jì)

格式:pdf

大小:482KB

頁數(shù):

利用QuartusII和ModelSim軟件,基于EP2C35芯片F(xiàn)PGA開發(fā)平臺,通過Verilog-HDI。語言,完成了O-QPSK調(diào)制解調(diào)器的設(shè)計(jì)。該設(shè)計(jì)具有結(jié)構(gòu)簡單、占用芯片面積少、便于生成IP核等優(yōu)點(diǎn)。電路與系統(tǒng)的仿真結(jié)果表明,所預(yù)期的功能均已實(shí)現(xiàn),該方法適合在無線傳感器網(wǎng)絡(luò)及低功耗通信集成電路設(shè)計(jì)中應(yīng)用。

電光調(diào)制器

格式:pdf

大?。?span class="single-tag-height">7.9MB

頁數(shù): 41頁

電光調(diào)制器

熱門知識

QPSK調(diào)制器

精華知識

QPSK調(diào)制器

最新知識

QPSK調(diào)制器
點(diǎn)擊加載更多>>

相關(guān)問答

QPSK調(diào)制器
點(diǎn)擊加載更多>>
專題概述
QPSK調(diào)制器相關(guān)專題

分類檢索: