造價(jià)通
更新時(shí)間：2025.03.15
基于FPGA單指令浮點(diǎn)乘法自主控制器設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">303KB

頁(yè)數(shù)：

為實(shí)現(xiàn)一種多浮點(diǎn)操作數(shù)乘法運(yùn)算的自主運(yùn)算控制器,提出了一種基于FPGA并行操作的硬連接電路的多浮點(diǎn)數(shù)乘法運(yùn)算控制器及其時(shí)序控制的方法,該控制器對(duì)一條多浮點(diǎn)操作數(shù)乘法運(yùn)算指令的命令字和多浮點(diǎn)操作數(shù)連續(xù)寫入并存儲(chǔ),在內(nèi)部時(shí)序脈沖作用下,可以自主完成讀出浮點(diǎn)操作數(shù)執(zhí)行乘法運(yùn)算,寫入存儲(chǔ)多浮點(diǎn)操作數(shù)過(guò)程與執(zhí)行乘法運(yùn)算命令的過(guò)程能夠并行進(jìn)行;在控制器執(zhí)行乘法運(yùn)算命令過(guò)程中,系統(tǒng)可以讀出執(zhí)行命令過(guò)程中的中間結(jié)果和最終運(yùn)算結(jié)果;論述了該控制器的電路構(gòu)成和基本原理,分析命令字與多操作數(shù)在內(nèi)部時(shí)序脈沖作用下的執(zhí)行過(guò)程,應(yīng)用Verilog HDL語(yǔ)言實(shí)現(xiàn)相關(guān)硬件的構(gòu)建和連接;設(shè)計(jì)完成后通過(guò)仿真測(cè)試可知,該控制器運(yùn)行的最高頻率為250MHz,從輸入到輸出端口最小延時(shí)是3.185ns,最大延時(shí)是15.336ns,且能夠自主完成浮點(diǎn)數(shù)乘法運(yùn)算。

PLC可編程序控制器OUT指令的應(yīng)用與注意事項(xiàng)

格式：pdf

大小：159KB

頁(yè)數(shù)： 2頁(yè)

一個(gè)位用作輸出只能一次,用作條件則可以無(wú)限次使用.OUT指令用作輸出只能一次,但是在特定條件下可以雙線圈輸出.

熱門知識(shí)

指令控制器

精華知識(shí)

指令控制器

最新知識(shí)

指令控制器
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

指令控制器
點(diǎn)擊加載更多>>
專題概述
指令控制器相關(guān)專題

分類檢索：