電路定量理論五值門電路和觸發(fā)器設(shè)計(jì)

提出一種基于單電子晶體管的新型電路結(jié)構(gòu)——r-set結(jié)構(gòu),并從r-set結(jié)構(gòu)的反相器著手對(duì)該結(jié)構(gòu)電路的工作原理和性能進(jìn)行了分析.構(gòu)造出基于r-set結(jié)構(gòu)的或非門、一位數(shù)值比較器、sr鎖存器和d觸發(fā)器.通過(guò)對(duì)各電路進(jìn)行spice仿真,驗(yàn)證了各電路的正確性.最后對(duì)r-set和互補(bǔ)型set2種結(jié)構(gòu)的d觸發(fā)器進(jìn)行性能比較,得出r-set結(jié)構(gòu)的d觸發(fā)器具有結(jié)構(gòu)簡(jiǎn)單,功耗低,延時(shí)小的特點(diǎn).

數(shù)字電路觸發(fā)器詳解

為獲得快前沿的高電壓脈沖,分析了電容放電型觸發(fā)器的電路,利用簡(jiǎn)化的等效電路研究了放電回路參數(shù)和氣體開(kāi)關(guān)的火花通道電阻、電感對(duì)觸發(fā)脈沖上升時(shí)間的影響。分析了電壓波在高阻抗負(fù)載上形成觸發(fā)脈沖的過(guò)程,討論了不同置地元件對(duì)輸出波形的影響。在此基礎(chǔ)上,給出了快前沿的電容放電型觸發(fā)器的基本設(shè)計(jì)原則,并完成了30與100kv快前沿觸發(fā)器的設(shè)計(jì)。結(jié)果表明,30kv觸發(fā)器輸出脈沖的前沿約12ns,高阻抗負(fù)載上的幅值可達(dá)44kv;100kv觸發(fā)器輸出脈沖的前沿約10ns,高阻抗負(fù)載上的幅值可達(dá)170kv。

1 20章組合電路 20-0xx選擇與填空題 20-1xx畫(huà)簡(jiǎn)題 20-2xx畫(huà)圖題 20-3xx分析題 20-xx設(shè)計(jì)題 十二、[共8分]兩個(gè)輸入端的與門、或門和與非門的輸入波形如圖12所示， 試畫(huà)出其輸出信號(hào)的波形。 解：設(shè)與門的輸出為f1， 或門的輸出為f2，與非門的輸出為f3，根據(jù)邏輯關(guān)系其輸出波形如圖所示。 20-0xx選擇與填空題 20-001試說(shuō)明能否將與非門、或非門、異或門當(dāng)做反相器使用？如果可以， 其他輸入端應(yīng)如何連接？ 答案與非門當(dāng)反相器使用時(shí)，把多余輸入端接高電平 或非門當(dāng)反相器使用時(shí)，把多余輸入端接低電平 a b f1 f2 f3 (a) (b) 2 異或門當(dāng)反相器使用時(shí)，把多余輸入端接高電平 20-002、試比較ttl電路和cmos電路的優(yōu)、缺點(diǎn)。 答案coms電路抗干擾能力強(qiáng)，速度快，靜態(tài)損耗小，工作電壓范圍

第七章門電路和組合邏輯電路

復(fù)合邏輯門電路

為了方便大家我收集了下列74系列芯片的引腳圖資料，如還有需要請(qǐng)上電子論壇http://ww w.dianz.cn/bbs/ 反相器驅(qū)動(dòng)器ls04ls05ls06ls07ls125ls240ls244ls245 與門與非門ls00ls08ls10ls11ls20ls21ls27ls30ls38 或門或非門與或非門ls02ls32ls51ls64ls65 異或門比較器ls86 譯碼器ls138ls139 寄存器ls74ls175ls373 反相器: vcc6a6y5a5y4a4y六非門74ls04 ┌┴—┴—┴—┴—┴—┴—┴┐六非門(oc門)74ls05 _│141312111098│六非門(

為了探索多輸入時(shí)序邏輯電路的簡(jiǎn)便實(shí)現(xiàn)方法,介紹了基于數(shù)據(jù)選擇器和d觸發(fā)器的多輸入時(shí)序邏輯電路設(shè)計(jì)技術(shù)。即將d觸發(fā)器和數(shù)據(jù)選擇器進(jìn)行組合,用觸發(fā)器的現(xiàn)態(tài)作為數(shù)據(jù)選擇器選擇輸入變量、數(shù)據(jù)選擇器的輸出函數(shù)作為觸發(fā)器的d輸入信號(hào),構(gòu)成既有存儲(chǔ)功能又有數(shù)據(jù)選擇功能的多輸入端時(shí)序網(wǎng)絡(luò)。由觸發(fā)器的現(xiàn)態(tài)選擇輸入變量、所選擇的輸入變量決定觸發(fā)器的次態(tài)轉(zhuǎn)換方向。該方法適合實(shí)現(xiàn)互斥多變量時(shí)序邏輯電路,且在設(shè)計(jì)過(guò)程中不需要進(jìn)行函數(shù)化簡(jiǎn)。

設(shè)計(jì)了一種在現(xiàn)場(chǎng)可編程邏輯陣列(fpga)內(nèi)可供配置的觸發(fā)器電路結(jié)構(gòu).主要特點(diǎn)是:不需要浪費(fèi)fpga內(nèi)組合邏輯的資源,就可以獨(dú)立配置出56種全部常用類型的d觸發(fā)器電路或鎖存器電路;以fpga在配置簡(jiǎn)單時(shí)序電路時(shí)增加50%面積的代價(jià)降低了配置為復(fù)雜時(shí)序電路時(shí)70%的延時(shí)和90%的面積.同時(shí)針對(duì)xilinxvirtex系列fpga動(dòng)態(tài)重配置速度較慢的缺點(diǎn),在觸發(fā)器電路中加入了抓捕與寫(xiě)回電路;提出了通過(guò)硬件電路來(lái)實(shí)現(xiàn)重配置狀態(tài)保存和寫(xiě)回的方法.與xilinxvirtex器件完全用軟件實(shí)現(xiàn)的方法相比,加快了fpga動(dòng)態(tài)重配置電路的速度.

觸發(fā)器作為連接組合邏輯電路和時(shí)序邏輯電路這兩部分的橋梁,在整個(gè)數(shù)字電路中起著承上啟下的作用。因而,對(duì)于觸發(fā)器的掌握顯得非常重要。本文針對(duì)觸發(fā)器的教學(xué)提出了總分式,循序漸進(jìn)、由淺入深,對(duì)比,抓住內(nèi)在聯(lián)系,把握重點(diǎn)等幾條原則,希望能給大家學(xué)習(xí)觸發(fā)器帶來(lái)幫助。

觸發(fā)電路 相控觸發(fā)電路是將控制信號(hào)轉(zhuǎn)變?yōu)樵谟|發(fā)滯后角觸發(fā)可控整流器、交流調(diào)壓 器、直接降頻變頻器或有源逆變器中晶閘管的門極驅(qū)動(dòng)脈沖的電路。 大、中功率的變流器廣泛應(yīng)用的是晶體管觸發(fā)電路，其中以同步信號(hào)為鋸齒 波的觸發(fā)電路應(yīng)用最多。 晶閘管門極對(duì)觸發(fā)電路的要求: 1）、觸發(fā)信號(hào)要有一定的功率和幅值； 2）、觸發(fā)信號(hào)要有一定的寬度； 3）、觸發(fā)信號(hào)要有一定的陡度； 4）、觸發(fā)信號(hào)要有一定的移相范圍并與主電路同步。 1.同步信號(hào)為鋸齒波的觸發(fā)電路 輸出可為雙窄脈沖（適用于有兩個(gè)晶閘管同時(shí)導(dǎo)通的電路），也可為單窄 脈沖。三個(gè)基本環(huán)節(jié)：脈沖的形成與放大、鋸齒波的形成和脈沖移相、同步環(huán)節(jié)。 此外,有強(qiáng)觸發(fā)和雙窄脈沖形成環(huán)節(jié). 圖1同步信號(hào)為鋸齒波的觸發(fā)電路 1)脈沖形成環(huán)節(jié) v4、v5—脈沖形成 v7、v8—脈沖放大 控制電壓uco加在v4基極上 脈沖前沿由

"555"定時(shí)器是一種數(shù)?；旌现械囊?guī)模集成電路,它使用靈活、方便,被廣泛應(yīng)用于脈沖的產(chǎn)生、整形、定時(shí)和延遲等電路中。由其構(gòu)成的可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器,能比較方便地得到持續(xù)時(shí)間更長(zhǎng)的輸出脈沖寬度。本文介紹了由555定時(shí)器構(gòu)成的可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器的電路構(gòu)成與工作原理,以人體心律監(jiān)視電路中失落脈沖檢測(cè)為例,討論了其在信號(hào)檢測(cè)電路中的應(yīng)用,說(shuō)明在實(shí)際生產(chǎn)中,只要將其各個(gè)功能加以綜合應(yīng)用,便可得到許多實(shí)用電路。

1 2 3

20章組合電路 20-0xx選擇與填空題 20-1xx畫(huà)簡(jiǎn)題 20-2xx畫(huà)圖題 20-3xx分析題 20-xx設(shè)計(jì)題 十二、[共8分]兩個(gè)輸入端的與門、或門和與非門的輸入波形如圖12所示， 試畫(huà)出其輸出信號(hào)的波形。 解：設(shè)與門的輸出為f1， 或門的輸出為f2，與非門的輸出為f3，根據(jù)邏輯關(guān)系其輸出波形如圖所示。 20-0xx選擇與填空題 20-001試說(shuō)明能否將與非門、或非門、異或門當(dāng)做反相器使用？如果可以， 其他輸入端應(yīng)如何連接？ 答案與非門當(dāng)反相器使用時(shí)，把多余輸入端接高電平 或非門當(dāng)反相器使用時(shí)，把多余輸入端接低電平 異或門當(dāng)反相器使用時(shí)，把多余輸入端接高電平 20-002、試比較ttl電路和cmos電路的優(yōu)、缺點(diǎn)。 a b f1 f2 f3 (a) (b) 答案coms電路抗干擾能力強(qiáng)，速度快，靜態(tài)損耗小，工作電壓范圍寬， 有取代

20章組合電路 20-0xx選擇與填空題 20-1xx畫(huà)簡(jiǎn)題 20-2xx畫(huà)圖題 20-3xx分析題 20-xx設(shè)計(jì)題 十二、[共8分]兩個(gè)輸入端的與門、或門和與非門的輸入波形如圖12所示， 試畫(huà)出其輸出信號(hào)的波形。 解：設(shè)與門的輸出為f1， 或門的輸出為f2，與非門的輸出為f3，根據(jù)邏輯關(guān)系其輸出波形如圖所示。 20-0xx選擇與填空題 20-001試說(shuō)明能否將與非門、或非門、異或門當(dāng)做反相器使用？如果可以， 其他輸入端應(yīng)如何連接？ 答案與非門當(dāng)反相器使用時(shí)，把多余輸入端接高電平 a b f1 f2 f3 (a) (b) 或非門當(dāng)反相器使用時(shí)，把多余輸入端接低電平 異或門當(dāng)反相器使用時(shí)，把多余輸入端接高電平 20-002、試比較ttl電路和cmos電路的優(yōu)、缺點(diǎn)。 答案coms電路抗干擾能力強(qiáng)，速度快，靜態(tài)損耗小，工作電壓范圍寬， 有取代

電腦主板維修第五講-門電路和特殊供電管

電子控制信號(hào)-邏輯門電路

對(duì)于廣播發(fā)射機(jī)的日常維護(hù)工作,準(zhǔn)確的判斷發(fā)射機(jī)的故障點(diǎn)是快速處理發(fā)射機(jī)故障的先決條件。在dx-200型中波發(fā)射機(jī)中,一些故障由于故障指示瞬間消失或者故障指示不能覆蓋到給維護(hù)人員判斷故障位置、縮短處理故障的時(shí)間帶來(lái)了負(fù)擔(dān)。以調(diào)制編碼板的電源故障指示電路為載體,本文用d觸發(fā)器設(shè)計(jì)出一種穩(wěn)定可靠的故障點(diǎn)記憶電路,在實(shí)際運(yùn)行中把故障現(xiàn)場(chǎng)保持記憶,留給維護(hù)人員,大大提高了故障處理效率。

multisim是一款穩(wěn)定性強(qiáng),操作簡(jiǎn)單的電子設(shè)計(jì)軟件。本文利用該軟件,與若干門電路,來(lái)設(shè)計(jì)一個(gè)檢測(cè)交通燈是否正常工作的簡(jiǎn)易檢測(cè)電路。通過(guò)實(shí)驗(yàn)仿真,說(shuō)明利用multisim軟件可以設(shè)計(jì)出這種檢測(cè)電路。

電路設(shè)計(jì)具有培養(yǎng)和檢查學(xué)生創(chuàng)造性思維能力、綜合分析能力以及實(shí)驗(yàn)?zāi)芰Φ榷喾矫婺芰Φ奶攸c(diǎn)，是近幾年高考實(shí)驗(yàn)考查的主要考點(diǎn)，它包括測(cè)量電阻值rr、電阻事ρ、電功率p和電源電動(dòng)勢(shì)e及內(nèi)阻r.

邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題 以上討論了幾種邏輯門電路特別是重點(diǎn)地討論了ttl和cmos兩種電路。在具體的應(yīng)用中可以根據(jù) 要求來(lái)選用何種器件。器件的主要技術(shù)參數(shù)有傳輸延遲時(shí)間、功耗、噪聲容限，帶負(fù)載能力等，據(jù)此可以 正確地選用一種器件或兩種器件混用。下面對(duì)幾個(gè)實(shí)際問(wèn)題，如不同門電路之間的接口技術(shù)，門電路與負(fù) 載之間的匹配等進(jìn)行討論。 一、各種門電路之間的接口問(wèn)題 在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往由于工作速度或者功耗指標(biāo)的要求，需要采用多種邏輯器件混合使 用，例如，ttl和cmos兩種器件都要使用。由前面幾節(jié)的討論已知，每種器件的電壓和電流參數(shù)各不 相同，因而需要采用接口電路，一般需要考慮下面三個(gè)條件： 1.驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供灌電流最大值。 2.驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流。 3.驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍 ，包括高。低電壓

第二章邏輯門電路