多值低功耗雙邊沿觸發(fā)器簡(jiǎn)化設(shè)計(jì)

在深入研究能量回收和門(mén)控時(shí)鐘技術(shù)的基礎(chǔ)上,提出了能量回收時(shí)鐘發(fā)生器和觸發(fā)器的新型設(shè)計(jì)方案。該方案在smic0.35μmcmos標(biāo)準(zhǔn)工藝下,利用spectre軟件進(jìn)行仿真。仿真結(jié)果表明,采用能量回收技術(shù)后,新型結(jié)構(gòu)的功耗比傳統(tǒng)結(jié)構(gòu)下降約42%;采用門(mén)控時(shí)鐘技術(shù)后,新型結(jié)構(gòu)的功耗比傳統(tǒng)結(jié)構(gòu)下降約65%。

數(shù)字電路觸發(fā)器詳解

5-2電平觸發(fā)的觸發(fā)器

1 第九節(jié)門(mén)電路和觸發(fā)器 電子電路通常分模擬電子電路和數(shù)字電子電路兩大類(lèi)。前面介紹的放大電路屬于第 一類(lèi)，電路中的工作信號(hào)是連續(xù)變化的電信號(hào)(模擬信號(hào))。數(shù)字電路的基本工作信號(hào)是 二進(jìn)制的數(shù)字信號(hào)，它在時(shí)間上和數(shù)值上是離散的，即不是連續(xù)漸變的，而且只有0和 1兩個(gè)基本數(shù)字，反映在電路上就是低電平和高電平兩種狀態(tài)。因此在穩(wěn)態(tài)時(shí)，電路中 的半導(dǎo)體器件都是工作在開(kāi)、關(guān)狀態(tài)。數(shù)字電路是由幾種最基本的單元電路組成的。在 這些基本單元中，對(duì)元件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀 態(tài)就可以了。數(shù)字電路中研究的主要問(wèn)題是輸入信號(hào)的狀態(tài)(0或1)和輸出信號(hào)的狀態(tài) (0或1)之間的關(guān)系，即所謂邏輯關(guān)系，采用的數(shù)學(xué)工具是邏輯代數(shù)。 一、邏輯代數(shù)基礎(chǔ) 在邏輯代數(shù)中變量具有二值性，即只有兩個(gè)可能的取值“0”和“1”。 （一）基本的邏輯運(yùn)算 邏輯代數(shù)的基本

利用sqlserver2000數(shù)據(jù)庫(kù)自身的觸發(fā)器功能,設(shè)計(jì)了一種數(shù)據(jù)實(shí)時(shí)傳輸?shù)姆绞?簡(jiǎn)化了網(wǎng)絡(luò)通信模塊的程序設(shè)計(jì),提高了系統(tǒng)的可擴(kuò)展性和可維護(hù)性。

容侵技術(shù)提供了系統(tǒng)在遭受攻擊的情況下連續(xù)提供服務(wù)的能力。容侵系統(tǒng)的根本觸發(fā)點(diǎn)在于根據(jù)監(jiān)控到的服務(wù)器運(yùn)行狀態(tài),提供不同策略的安全保護(hù)。借鑒網(wǎng)絡(luò)安全問(wèn)題與生物免疫系統(tǒng)的驚人相似性(兩者都要在不斷變化的環(huán)境中維持系統(tǒng)的穩(wěn)定性),基于人工免疫思想,結(jié)合數(shù)據(jù)挖掘技術(shù)knn,設(shè)計(jì)了一個(gè)基于免疫分類(lèi)算法的容侵系統(tǒng)觸發(fā)器,詳細(xì)描述了其設(shè)計(jì)思想、主要算法、工作原理和模塊結(jié)構(gòu),并對(duì)其進(jìn)行了仿真實(shí)驗(yàn)。相比現(xiàn)有ids主要通過(guò)監(jiān)控已知的攻擊方式和手段實(shí)現(xiàn)監(jiān)控不同,此系統(tǒng)監(jiān)控服務(wù)器自身性能,而與攻擊方式無(wú)關(guān)。仿真結(jié)果表明,該觸發(fā)器可以對(duì)其所在的服務(wù)器狀態(tài)進(jìn)行實(shí)時(shí)地、動(dòng)態(tài)地監(jiān)控,容侵系統(tǒng)可以根據(jù)該觸發(fā)器所反應(yīng)出的當(dāng)前服務(wù)器狀態(tài),提供不同級(jí)別的服務(wù)和執(zhí)行不同策略的安全保護(hù),具有一定的實(shí)用價(jià)值。

采用當(dāng)前成熟的兩種抗單粒子翻轉(zhuǎn)鎖存器構(gòu)成了主從d觸發(fā)器,在d觸發(fā)器加固設(shè)計(jì)中引入了時(shí)鐘加固技術(shù),對(duì)輸出也采用了加固設(shè)計(jì)。仿真對(duì)比顯示本設(shè)計(jì)的加固效果優(yōu)于國(guó)內(nèi)同類(lèi)設(shè)計(jì)。

基于斯密特觸發(fā)器精確波形變換特性實(shí)現(xiàn)對(duì)兩路輸入信號(hào)的波形轉(zhuǎn)換與校正,利用stc5410單片機(jī)計(jì)算輸出,設(shè)計(jì)一款簡(jiǎn)易數(shù)字相位計(jì),完成對(duì)兩路信號(hào)相位差的測(cè)量,具有測(cè)量精度高,成本低,外圍電路簡(jiǎn)單等優(yōu)點(diǎn).

本文這種智能安防系統(tǒng)針對(duì)現(xiàn)有安防結(jié)構(gòu),結(jié)構(gòu)做了一部分改善,彌補(bǔ)了現(xiàn)行防盜系統(tǒng)的缺點(diǎn),通過(guò)電話(huà)網(wǎng)絡(luò)的介入,便于提高系統(tǒng)的可靠性。

介紹了atmel公司的t5557智能ic卡的特點(diǎn),提出了一種以cypress公司cy21534控制器為核心的低功耗智能ic卡讀卡器實(shí)現(xiàn)方案,詳細(xì)介紹了該方案的硬件電路和軟件流程,重點(diǎn)分析了設(shè)計(jì)中的關(guān)鍵問(wèn)題。

全加器是算術(shù)運(yùn)算的基本單元,提高一位全加器的性能是提高運(yùn)算器性能的重要途徑之一。首先提出多數(shù)決定邏輯非門(mén)的概念和電路設(shè)計(jì),然后提出一種基于多數(shù)決定邏輯非門(mén)的全加器電路設(shè)計(jì)。該全加器僅由輸入電容和cmos反向器組成,較少的管子、工作于極低電源電壓、短路電流的消除是該全加器的三個(gè)主要特征。對(duì)這種新的全加器,用pspice進(jìn)行了晶體管級(jí)模擬。結(jié)果顯示,這種新的全加器能正確完成加法器的邏輯功能。

針對(duì)磁阻車(chē)輛檢測(cè)器的功耗進(jìn)行分析,采用優(yōu)化休眠降耗法、降頻降耗法兩種低功耗方案,有效降低了檢測(cè)器功率。

傳統(tǒng)的分支目標(biāo)緩沖器(btb)每個(gè)取指周期都要進(jìn)行訪(fǎng)問(wèn),由于程序中的分支指令只占總指令數(shù)的20%左右,使得大約80%的btb訪(fǎng)問(wèn)都是無(wú)效的.為此,利用程序控制流中分支指令間距固定的特性,提出一種對(duì)性能影響極小的btb跳躍訪(fǎng)問(wèn)算法.在btb中存儲(chǔ)分支指令到運(yùn)行路徑中下一條分支指令的距離,btb命中后,根據(jù)相應(yīng)的分支距離來(lái)關(guān)閉當(dāng)前分支指令與下一條分支指令之間的btb訪(fǎng)問(wèn),以有效地提高訪(fǎng)問(wèn)效率并降低動(dòng)態(tài)功耗.該算法在嵌入式處理器中實(shí)現(xiàn)時(shí)只控制預(yù)測(cè)跳轉(zhuǎn)分支指令的btb跳躍訪(fǎng)問(wèn),減少了硬件資源的開(kāi)銷(xiāo).在硬件模型上進(jìn)行模擬和綜合后的結(jié)果表明,在128分支項(xiàng)的btb中,采用文中算法可以降低72%的動(dòng)態(tài)功耗,而性能損失僅為0.013%.

針對(duì)片上網(wǎng)絡(luò)路由器功耗問(wèn)題,在系統(tǒng)級(jí)層次上對(duì)影響路由器功耗的虛通道數(shù)目、緩存深度和數(shù)據(jù)微片位數(shù)等關(guān)鍵因素進(jìn)行了研究。提出了綜合多種功耗關(guān)鍵因素以及虛擬通道共享交叉開(kāi)關(guān)輸入端口的功耗降低方法,設(shè)計(jì)實(shí)現(xiàn)了一種低能耗的noc路由器。實(shí)驗(yàn)結(jié)果表明,與alpha21364路由器和ibminfiniband路由器相比,所設(shè)計(jì)的路由器具有較低的功耗。

低功耗CPU卡智能水表設(shè)計(jì)

用傳統(tǒng)時(shí)序邏輯電路設(shè)計(jì)方法,可實(shí)現(xiàn)利用d觸發(fā)器對(duì)2n進(jìn)制循環(huán)碼產(chǎn)生電路的設(shè)計(jì)。但設(shè)計(jì)過(guò)程較繁瑣,容易出錯(cuò)。針對(duì)上述問(wèn)題提出了一種利用d觸發(fā)器設(shè)計(jì)2n進(jìn)制循環(huán)碼產(chǎn)生電路的簡(jiǎn)單方法。

研究了基于嵌入式dsp指紋鎖的低功耗的設(shè)計(jì)方法。針對(duì)脫機(jī)指紋鎖的特點(diǎn),在硬件設(shè)計(jì)方面,考慮系統(tǒng)整體低功耗實(shí)現(xiàn)方法;在圖像傳感器上,對(duì)采集頭采取非典型節(jié)省功耗設(shè)計(jì);在核心處理器和底層控制器上,軟硬件結(jié)合優(yōu)化設(shè)計(jì)。本文選擇性?xún)r(jià)比高、功耗低的元器件,并在軟件設(shè)計(jì)上作出優(yōu)化,降低了系統(tǒng)的整體功耗,實(shí)現(xiàn)脫機(jī)指紋鎖的低功耗特點(diǎn)。

提出了一種用相變器件作為可擦寫(xiě)存儲(chǔ)單元的具有掉電數(shù)據(jù)保持功能的觸發(fā)器電路.該觸發(fā)器由四部分組成:具有恢復(fù)掉電時(shí)數(shù)據(jù)的雙置位端觸發(fā)器dff、上電掉電監(jiān)測(cè)置位電路(poweron/offreset)、相變存儲(chǔ)單元的讀寫(xiě)電路(readwrite)和reset/set信號(hào)產(chǎn)生電路,使之在掉電時(shí)能夠保存數(shù)據(jù),并在上電時(shí)完成數(shù)據(jù)恢復(fù).基于0.13μmsmic標(biāo)準(zhǔn)cmos工藝,采用candence軟件對(duì)觸發(fā)器進(jìn)行仿真,掉電速度達(dá)到0.15μs/v的情況下,上電時(shí)可以在30ns內(nèi)恢復(fù)掉電時(shí)的數(shù)據(jù)狀態(tài).

傳統(tǒng)施密特型壓控振蕩器存在輸入電壓下限值較高、最高振蕩頻率較低等缺點(diǎn)。針對(duì)這兩個(gè)問(wèn)題,文中介紹了一種具有新型充放電電路結(jié)構(gòu)的施密特型壓控振蕩器,并在0.18μm工藝下對(duì)電路進(jìn)行了仿真。結(jié)果表明,相對(duì)于傳統(tǒng)施密特型壓控振蕩器,新型振蕩器輸入電壓下限值有所下降,且最高振蕩頻率也有明顯提升。

介紹了一種驅(qū)動(dòng)電流可調(diào)節(jié)的低功耗收發(fā)器設(shè)計(jì),為動(dòng)態(tài)調(diào)節(jié)發(fā)送強(qiáng)度提供可能,減少由于驅(qū)動(dòng)電流冗余帶來(lái)的功耗浪費(fèi),從新的角度提高數(shù)據(jù)通信的能量利用率。同時(shí)此設(shè)計(jì)應(yīng)用了低電壓技術(shù),有效降低收發(fā)器的能量消耗。結(jié)果表明,與lvds和slvs相比,在14m長(zhǎng)的雙絞線(xiàn)上,4mbps的數(shù)據(jù)率下,在滿(mǎn)足誤碼率<10-10的情況下,其驅(qū)動(dòng)電流分別少95.9%和92.9%,功耗顯著減小。

探討了萬(wàn)能式斷路器欠電壓脫扣器在啟動(dòng)及工作狀態(tài)時(shí),采用雙繞組線(xiàn)圈和恒流源電路等技術(shù),降低待機(jī)狀態(tài)保持線(xiàn)圈工作電流,來(lái)實(shí)現(xiàn)欠電壓脫扣器在工作狀態(tài)的低功耗設(shè)計(jì)。該電路設(shè)計(jì)方案具有高靈敏度、高可靠度及低功耗的特點(diǎn)。

為滿(mǎn)足現(xiàn)代工業(yè)應(yīng)用要求,克服傳統(tǒng)壓力變送器存在的問(wèn)題,設(shè)計(jì)了基于msp430單片機(jī)和zigbee無(wú)線(xiàn)技術(shù)的壓力變送器。采用模塊化硬件設(shè)計(jì),分別開(kāi)發(fā)了a/d轉(zhuǎn)換、rs-485通信、無(wú)線(xiàn)通信等各種硬件模塊。同時(shí)采用傳感器"間歇供電"方式和芯片低功耗編程技術(shù),降低了變送器的功耗。試驗(yàn)表明,該壓力變送器的各項(xiàng)指標(biāo)均滿(mǎn)足要求,具有高速率、高精度、抗干擾性強(qiáng)和無(wú)線(xiàn)傳輸?shù)忍匦浴?/p>