造價通
更新時間：2024.12.28
基于隨機通信邏輯的網(wǎng)絡控制器設計

格式：pdf

大?。?span class="single-tag-height">1.6MB

頁數(shù)： 3頁

設計具有帶寬約束的網(wǎng)絡控制器,采用帶時倚強度的泊松過程形成隨機通信邏輯調(diào)度策略,實現(xiàn)系統(tǒng)狀態(tài)的有限次更新,根據(jù)其馬爾科夫跳變本質(zhì),基于更新時刻特性,協(xié)同設計控制器。仿真結果表明,引入隨機通信邏輯能減少狀態(tài)更新的次數(shù),降低網(wǎng)絡帶寬對控制性能的影響,提高系統(tǒng)的動態(tài)性能。

基于SOPC的LED網(wǎng)絡控制器的設計與實現(xiàn)

格式：pdf

大?。?span class="single-tag-height">620KB

頁數(shù)： 4頁

本文提出了一種基于SOPC的LED網(wǎng)絡控制器的設計方法。采用FPGA+SRAM+PHY/MAC的結構,構建了網(wǎng)絡控制器硬件平臺。采用軟硬件協(xié)調(diào)設計理念,通過添加NiosII自定義外設IP軟核、利用FPGA和外部SRAM構建大容量FIFO以及優(yōu)化網(wǎng)卡驅動程序,實現(xiàn)TOE和RDMA功能,從而提高網(wǎng)絡控制器的帶寬、保證LED屏畫面流暢。系統(tǒng)測試表明,控制器性能穩(wěn)定,NiosII工作在50MHz時,網(wǎng)絡控制器接收UDP數(shù)據(jù)的帶寬為60Mbps。

熱門知識

終結者網(wǎng)絡控制器

精華知識

終結者網(wǎng)絡控制器

最新知識

終結者網(wǎng)絡控制器
點擊加載更多>>

相關問答

終結者網(wǎng)絡控制器
點擊加載更多>>
專題概述
終結者網(wǎng)絡控制器相關專題

分類檢索：