7011-C型四1*10多路選通器主要特性

EDA和VHDL代碼

library ieee

use ieee.std_logic_1164.all;

entity data is

port(in0,in1,se1:in std_logic;

output:out std_logic);

architecture one of data is

begin

output<=in0 when se1='0'else in1;

end architecture one;

多路選擇器常見(jiàn)分類(lèi)有4選1數(shù)據(jù)選擇器（見(jiàn)下圖）、8選1數(shù)據(jù)選擇器（型號(hào)為74151、74LS151、74251、74LS152）、16選1數(shù)據(jù)選擇器（可以用兩片74151連接起來(lái)構(gòu)成）等之分。多路選擇器還包括總線(xiàn)的多路選擇,模擬信號(hào)的多路選擇等,相應(yīng)的器件也有不同的特性和使用方法.具體可以查找相關(guān)網(wǎng)站。

典型的 FPGA 器件主要包含 3 類(lèi)基本資源：可編程邏輯塊(configurable logic block，CLB)、布線(xiàn)資源和可編程輸入/輸出模塊?？删幊踢壿媺K四周被預(yù)制的布線(xiàn)資源通道包圍，可編程輸入/輸出模塊分布在 FPGA四周，除了上述 3 種資源以外，通常在 FPGA 中還包含塊 RAM、乘法器等可選資源。

在 FPGA 各種資源中，可編程邏輯塊是實(shí)現(xiàn)用戶(hù)功能的基本單元，每個(gè)可編程邏輯塊包含 1 個(gè)互連開(kāi)關(guān)矩陣和 4 個(gè) SLICEs，其中每個(gè) SLICE 包括 2 個(gè)查找表(Look-Up-Table，LUT)、2 個(gè)觸發(fā)器和一些多路選擇器?；ミB開(kāi)關(guān)矩陣主要由不同長(zhǎng)度導(dǎo)線(xiàn)和多個(gè)布線(xiàn)開(kāi)關(guān)組成，典型的布線(xiàn)開(kāi)關(guān)結(jié)構(gòu)如圖 1 所示。

由圖 1 可見(jiàn)：每個(gè)布線(xiàn)開(kāi)關(guān)由多路選擇器、緩沖器和一些可編程的 SRAM 單元構(gòu)成。其中多路選擇器是連接各布線(xiàn)軌道和可編程邏輯塊的橋梁，其結(jié)構(gòu)對(duì)FPGA 的性能和功耗都有較大的影響。根據(jù)多路選擇器所驅(qū)動(dòng)的導(dǎo)線(xiàn)長(zhǎng)度不同，F(xiàn)PGA 中多路選擇器的規(guī)模從 4 選 1 到 30 選 1 不等。圖 2 所示為 16 選 1 的多路選擇器晶體管級(jí)電路結(jié)構(gòu)。

多路選擇器的左邊是 16 條輸入線(xiàn)，用于連接布線(xiàn)軌道或可編程邏輯塊等資源，S1~S6 代表 6 個(gè)可編程SRAM 單元，通過(guò)配置 SRAM 單元的內(nèi)容可以從 16條輸入線(xiàn)中選出 1 條作為有效輸入端，例如，當(dāng) S1~S6存儲(chǔ)單元的存儲(chǔ)值為“000100”時(shí)，輸入線(xiàn) I3被選擇中，信號(hào)所經(jīng)過(guò)的有效路徑如圖 2 中虛線(xiàn)所示。多路選擇器的主體部分是傳輸晶體管，由于 NMOS 晶體管載流子的遷移效率高，電路速度快，因此，多路選擇器中的傳輸晶體管均采用 NMOS 晶體管實(shí)現(xiàn)。