CPLD應(yīng)用技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)內(nèi)容簡介

本書從數(shù)字系統(tǒng)設(shè)計(jì)的角度出發(fā)，簡明而系統(tǒng)地介紹了可編程邏輯器件及其開發(fā)與應(yīng)用技術(shù)。內(nèi)容包括：在系統(tǒng)可編程邏輯器件的一般結(jié)構(gòu)、原理，作為設(shè)計(jì)工具的硬件描述語言ABEL-HDL、VHDL，相關(guān)的EDA軟件以及基于可編程邏輯器件的數(shù)字系統(tǒng)設(shè)計(jì)方法。在取材和編排上，力求理論聯(lián)系實(shí)際、由淺入深、循序漸進(jìn)。書中結(jié)合實(shí)際應(yīng)用，對用ABEL-HDL和VHDL設(shè)計(jì)數(shù)字系統(tǒng)的方法做了詳細(xì)討論，并給出許多有代表性的實(shí)例。相關(guān)器件和EDA開發(fā)平臺選取了國內(nèi)廣泛使用的 Lattice公司的ispLSI器件及其開發(fā)工具ispDesignEXPERT設(shè)計(jì)系統(tǒng)。

本書可作為高等院校電子、通信、自控、計(jì)算機(jī)類各專業(yè)的教材，也可作為上述學(xué)科及相關(guān)學(xué)科工程技術(shù)人員的參考書。

第1章 可編程邏輯器件簡介

1.1 可編程邏輯器件的發(fā)展

1.2 可編程邏輯器件分類

1.2.1 可編程邏輯器件按集成度的分類

1.2.2 可編程邏輯器件按結(jié)構(gòu)的分類

1.2.3 可編程邏輯器件按編程工藝的分類

1.3 PLD的基本結(jié)構(gòu)

1.3.1 與或陣列

1.3.2 宏單元

1.4 FPGA的基本結(jié)構(gòu)

1.4.1 查找表型FPGA的結(jié)構(gòu)

1.4.2 多路開關(guān)型FPGA的結(jié)構(gòu)

1.4.3 多級與非門型FPGA的結(jié)構(gòu)

1.5 先進(jìn)的編程和測試技術(shù)

1.5.1 在系統(tǒng)可編程技術(shù)

1.5.2 邊界掃描測試技術(shù)

思考與練習(xí)

第2章 ispLSI器件的結(jié)構(gòu)與原理

2.1 ispLSI器件概述

2.1.1 ispLSI器件簡介

2.1.2 ispLSI器件的主要技術(shù)特性

2.2 ispLSI器件的結(jié)構(gòu)與原理

2.2.1 萬能邏輯塊GLB（Generic Logic Block）

2.2.2 集總布線區(qū)GRP（Global Routing Pool）

2.2.3 輸入/ 輸出單元IOC（Input/Output Cell）

2.2.4 輸出布線區(qū)ORP（Output Routing Pool）

2.2.5 時鐘分配網(wǎng)絡(luò)CDN（Clock Distribution Network）

2.2.6 宏模塊結(jié)構(gòu)（Megablock）

2.3 ispLSI 1016的主要性能指標(biāo)和封裝

2.3.1 ispLSI 1016的主要性能指標(biāo)

2.3.2 ispLSI/pLSI 1016的封裝和引腳定義

思考與練習(xí)

第3章 ispLSI器件的編程

3.1 在系統(tǒng)編程技術(shù)原理

3.1.1 ispLSI器件的編程結(jié)構(gòu)

3.1.2 ISP狀態(tài)機(jī)

3.1.3 ISP編程的定時關(guān)系

3.2 ISP器件的編程方式

3.2.1 通過PC的I/O口編程

3.2.2 利用用戶目標(biāo)系統(tǒng)或線路板上的單片機(jī)或微處理器編程

3.2.3 多個ISP器件的編程

3.3 互連的在系統(tǒng)編程

3.3.1 ispGDS的結(jié)構(gòu)與原理

3.3.2 ispGDS器件的編程

思考與練習(xí)

第4章 ABEL-HDL

4.1 ABEL-HDL的基本元素與語法

4.1.1 字符集

4.1.2 標(biāo)識符

4.1.3 字符串

4.1.4 注釋

4.1.5 操作數(shù)

4.1.6 運(yùn)算符、表達(dá)式和方程

4.1.7 集合

4.1.8 特殊常量值

4.1.9 塊

4.1.10 變量及變量代換

4.2 ABEL-HDL的語言結(jié)構(gòu)

4.2.1 基本結(jié)構(gòu)

4.2.2 文件頭部

4.2.3 定義段

4.2.4 邏輯描述段

4.2.5 測試向量段

4.2.6 結(jié)束段

4.3 指示字

思考與練習(xí)

第5章 VHDL簡介

5.1 概述

5.2 VHDL程序結(jié)構(gòu)

5.2.1 VHDL程序的基本結(jié)構(gòu)

5.2.2 實(shí)體說明

5.2.3 結(jié)構(gòu)體

5.2.4 配置

5.2.5 程序包和庫

5.3 VHDL的基本元素

5.3.1 標(biāo)識符

5.3.2 數(shù)據(jù)對象

5.3.3 數(shù)據(jù)類型

5.3.4 屬性

5.3.5 VHDL的表達(dá)式與運(yùn)算符

5.4 VHDL的基本描述語句

5.4.1 順序語句

5.4.2 并行語句

5.4.3 子程序

思考與練習(xí)

第6章 ispDesignEXPERT及其應(yīng)用

6.1 可編程邏輯器件設(shè)計(jì)的一般方法

6.1.1 開發(fā)工具

6.1.2 器件設(shè)計(jì)的一般方法

6.2 ispDesignEXPERT設(shè)計(jì)軟件

6.2.1 ispDesignEXPERT系統(tǒng)的設(shè)計(jì)環(huán)境

6.2.2 ispDesignEXPERT軟件的基本命令

6.3 ispDesignEXPERT設(shè)計(jì)軟件的應(yīng)用

6.3.1 創(chuàng)建新項(xiàng)目

6.3.2 電路原理圖的輸入

6.3.3 ABEL-HDL文件的輸入

6.3.4 建立頂層設(shè)計(jì)文件

6.3.5 層次化操作

6.3.6 編譯和設(shè)計(jì)的實(shí)現(xiàn)

6.3.7 邏輯功能仿真（邏輯模擬）

6.3.8 時序仿真

6.3.9 仿真調(diào)試

6.3.10 引腳鎖定

6.3.11 ISP器件的編程

6.4 VHDL輸入設(shè)計(jì)方式

6.4.1 VHDL文件的輸入

6.4.2 VHDL源程序的綜合

6.4.3 仿真測試

6.4.4 引腳鎖定和器件的編程

6.5 ispDesignEXPERT的文件后綴及含義

思考與練習(xí)

第7章 采用ISP器件的數(shù)字系統(tǒng)設(shè)計(jì)

7.1 采用ISP器件的數(shù)字系統(tǒng)設(shè)計(jì)方法

7.1.1 數(shù)字系統(tǒng)的設(shè)計(jì)過程

7.1.2 數(shù)字系統(tǒng)設(shè)計(jì)的基本方法

7.2 組合邏輯電路的設(shè)計(jì)

7.2.1 運(yùn)用ABEL-HDL設(shè)計(jì)組合邏輯電路

7.2.2 運(yùn)用VHDL設(shè)計(jì)組合邏輯電路

7.3 時序邏輯電路的設(shè)計(jì)

7.3.1 運(yùn)用ABEL-HDL設(shè)計(jì)時序邏輯電路

7.3.2 運(yùn)用VHDL設(shè)計(jì)時序邏輯電路

7.4 測試向量序列的編寫

7.4.1 編寫測試向量序列的基本方法

7.4.2 編寫測試向量的技巧

7.5 數(shù)字系統(tǒng)設(shè)計(jì)

7.5.1 系統(tǒng)設(shè)計(jì)

7.5.2 采用電路原理圖/ABEL-HDL描述系統(tǒng)功能

7.5.3 編譯、仿真測試與適配

7.5.4 采用ABEL-HDL描述系統(tǒng)功能

7.5.5 采用電路原理圖/VHDL描述系統(tǒng)功能

7.5.6 采用VHDL描述系統(tǒng)功能（一）

7.5.7 采用VHDL描述系統(tǒng)功能(二)

思考與練習(xí)

第8章 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例

8.1 智力競賽搶答器的設(shè)計(jì)

8.1.1 搶答器的功能描述

8.1.2 搶答器的設(shè)計(jì)

8.1.3 采用電路原理圖/ABEL-HDL描述的搶答器的設(shè)計(jì)

8.1.4 仿真與測試

8.1.5 采用ABEL-HDL描述的搶答器的設(shè)計(jì)

8.1.6 采用VHDL描述的搶答器的設(shè)計(jì)

8.2 交通信號燈控制器的設(shè)計(jì)

8.2.1 交通信號燈控制器的功能描述

8.2.2 交通信號燈控制器的設(shè)計(jì)

8.2.3 采用電路原理圖/ABEL-HDL描述的交通信號燈控制器的設(shè)計(jì)

8.2.4 仿真與測試

8.2.5 采用VHDL描述的交通信號燈控制器的設(shè)計(jì)

8.3 簡易電子樂器的設(shè)計(jì)

8.3.1 樂曲演奏電路的基本原理

8.3.2 簡易電子樂器的功能描述

8.3.3 電子薩克斯管的設(shè)計(jì)

8.3.4 采用電路原理圖/ABEL-HDL描述的電子薩克斯管的設(shè)計(jì)

8.3.5 采用VHDL描述的電子薩克斯管的設(shè)計(jì)

8.4 數(shù)字頻率計(jì)的設(shè)計(jì)

8.4.1 數(shù)字頻率計(jì)的功能描述

8.4.2 簡易數(shù)字頻率計(jì)的設(shè)計(jì)

8.4.3 采用電路原理圖描述的簡易數(shù)字頻率計(jì)的設(shè)計(jì)

8.4.4 采用VHDL描述的簡易數(shù)字頻率計(jì)的設(shè)計(jì)

8.5 FIR數(shù)字濾波器的設(shè)計(jì)

8.5.1 FIR數(shù)字濾波器結(jié)構(gòu)簡介

8.5.2 FIR濾波器的設(shè)計(jì)方案

8.5.3 采用VHDL描述的FIR濾波器的設(shè)計(jì)

思考與練習(xí)

參考文獻(xiàn)

專家指導(dǎo)委員會

從書序言.

前言

第1章　數(shù)字系統(tǒng)設(shè)計(jì)課程設(shè)計(jì)概述

1.1　數(shù)字系統(tǒng)設(shè)計(jì)課程的教學(xué)特點(diǎn)

1.2　數(shù)字系統(tǒng)設(shè)計(jì)課程的實(shí)驗(yàn)教學(xué)與課程設(shè)計(jì)的關(guān)系

1.3　數(shù)字系統(tǒng)設(shè)計(jì)課程的知識點(diǎn)

1.4　課程設(shè)計(jì)要求及評分標(biāo)準(zhǔn)

第2章　74181電路分析

2.1　課程設(shè)計(jì)目的

2.2　課程設(shè)計(jì)要求

2.3　74181芯片介紹

2.4　74181電路分析

2.5　總結(jié)

第3章　Xilinx　ISE　WebPACK的安裝與使用

3.1　課程設(shè)計(jì)目的

3.2　課程設(shè)計(jì)要求

3.3　ISE WebPACK的安裝

3.4　創(chuàng)建項(xiàng)目

3.5　輸入源程序

3.6　電路測試

3.7　綜合報(bào)告

3.8　總結(jié)與改進(jìn)

第4章　組合邏輯的設(shè)計(jì)與實(shí)例分析

4.1　課程設(shè)計(jì)目的

4.2　課程設(shè)計(jì)要求

4.3　硬件描述語言的描述層次

4.4　組合邏輯的硬件描述語言設(shè)計(jì)風(fēng)格

4.5　桶型移位器

4.6　總結(jié)與改進(jìn)

第5章　時序邏輯的設(shè)計(jì)與實(shí)例分析

第6章　HDCP中的密鑰選擇向量

第7章　優(yōu)先級編碼器

第8章　異步串行接口

第9章　散列表查找引擎

第10章　片上總線系統(tǒng)

附錄A　部分參考程序

附錄B　電路圖形符號對照表

參考文獻(xiàn)