第一章 數(shù)字電路基礎(chǔ)知識(shí)
1.1 慨述
1.1.1 數(shù)字信號(hào)與模擬信號(hào)
1.1.2 數(shù)字電路的特點(diǎn)及應(yīng)用
1.1.3 常見脈沖波形及參數(shù)
1.2 RC電路的應(yīng)用
1.2.1 微分電路
1.2.2 積分電路
1.2.3 脈沖分壓器
1.3 數(shù)制及碼制
1.3.1 數(shù)制
1.3.2 不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1.3.3 二一十進(jìn)制(BCD)碼
1.4 邏輯代數(shù)的基本運(yùn)算
1.4.1 邏輯函數(shù)和邏輯變量
1.4.2 邏輯函數(shù)三種基本運(yùn)算
1.4.3 幾種常用的復(fù)合邏輯函數(shù)
1.5 邏輯函數(shù)及其表示方法
1.5.1 邏輯函數(shù)
1.5.2 邏輯函數(shù)的表示方法
1.6 邏輯代數(shù)公式和運(yùn)算規(guī)則
1.6.1 邏輯函數(shù)的相等
1.6.2 邏輯代數(shù)公式
1.6.3 邏輯代數(shù)三項(xiàng)基本運(yùn)算規(guī)則
1.6.4 邏輯代數(shù)的常用公式
1.7 邏輯函數(shù)的化簡(jiǎn)法
1.7.1 邏輯函數(shù)化簡(jiǎn)的目的
1.7.2 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
1.7.3 公式化簡(jiǎn)法
1.7.4 邏輯函數(shù)的最小項(xiàng)
1.7.5 卡諾圖化簡(jiǎn)法
1.7.6 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
思考題和習(xí)題
第二章 邏輯門電路
2.1 半導(dǎo)體二極管、三極管和場(chǎng)效應(yīng)管的開關(guān)特性
2.1.1 二極管的開關(guān)特性
2.1.2 三極管的開關(guān)特性
2.1.3 絕緣柵場(chǎng)效應(yīng)管及其開關(guān)特性
2.2 基本門電路的邏輯功能
2.2.1 分立元件門電路
2.2.2 復(fù)合門電路
2.3 TTL集成反相器
2.3.1 TTL集成反相器的工作原理
2.3.2 TTL集成反相器的電氣特性
2.4 其它類型的TTL門電路
2.4.1 TTL與非門電路
2.4.2 集電極開路門電路(0C門)
2.4.3 三態(tài)輸出門電路(TSL門)
2.4.4 異或門
2.5 TTL門電路的發(fā)展
2.5.1 74H系列
2.5.2 74S系列
2.5.3 74LS系列
2.5.4 74AS和74ALS系列
2.6 MC)S門電路
2.6.1 NMOS反相器
2.6.2 CMOS反相器
2.6.3 CMOS邏輯門
2.6.4 CMOS傳輸門和雙向模擬開關(guān)
2.7 TTL門電路和MOS門電路的使用
2.7.1 接口電路
2.7.2 TTL電路使用知識(shí)
2.7.3 MOS電路使用知識(shí)
本章小結(jié)
思考題和習(xí)題
第三章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析與設(shè)計(jì)
3.2.1 組合邏輯電路的分析
3.2.2 組合邏輯電路的設(shè)計(jì)
3.3 編碼器
3.3.1 二進(jìn)制編碼器
3.3.2 二一十進(jìn)制數(shù)編碼器
3.3.3 優(yōu)先編碼器
3.4 譯碼器
3.4.1 變量譯碼器
3.4.2 碼制變換譯碼器一4線一10線譯碼器
3.4.3 數(shù)字譯碼顯示系統(tǒng)
3.5 加法器
3.5.1 半加器
3.5.2 全加器
3.5.3 多位二進(jìn)制加法器
3.6 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.6.1 數(shù)據(jù)選擇器
3.6.2 數(shù)據(jù)分配器
3.7 數(shù)值比較器
3.7.1 1位數(shù)值比較器
3.7.2 多位數(shù)值比較器
3.7.3 數(shù)值比較器的使用
本章小結(jié)
思考題和習(xí)題
第四章 集成觸發(fā)器
4.1 概述
4.2 基本RS觸發(fā)器
4.2.1 用與非門組成的基本RS觸發(fā)器
4.3 同步RS觸發(fā)器
4.4 觸發(fā)器邏輯功能的描述
4.4.1 RS觸發(fā)器
4.4.2 D觸發(fā)器
4.4.3 JK觸發(fā)器
4.4.4 T觸發(fā)器
4.4.5 T’觸發(fā)器
4.5 主從觸發(fā)器
4.5.1 主從觸發(fā)器的組成及工作原理
4.5.2 主從JK觸發(fā)器
4.6 邊沿觸發(fā)器
4.6.1 集成上升沿觸發(fā)D觸發(fā)器
4.6.2 集成負(fù)邊沿觸發(fā)JK觸發(fā)器
4.6.3 CMOS邊沿觸發(fā)D觸發(fā)器
4.7 觸發(fā)器邏輯功能的轉(zhuǎn)換
4.7.1 JK型轉(zhuǎn)換為D、T、T’型
4.7.2 D型轉(zhuǎn)換為JK、T、T’型
4.8 各類觸發(fā)器邏輯功能和觸發(fā)方式比較表
本章小結(jié)
思考題和習(xí)題
第五章 時(shí)序邏輯電路
5.1 概述
5.1.1 時(shí)序邏輯電路的特點(diǎn)與結(jié)構(gòu)
5.1.2 時(shí)序邏輯電路的基本分析方法
5.2 寄存器
5.2.1 數(shù)碼寄存器
5.2.2 移位寄存器
5.2.3 中規(guī)模集成移位寄存器簡(jiǎn)介
5.2.4 寄存器的應(yīng)用
5.3 計(jì)數(shù)器
5.3.1 二進(jìn)制計(jì)數(shù)器
5.3.2 十進(jìn)制計(jì)數(shù)器
5.3.3 移位寄存器型計(jì)數(shù)器
5.4 集成計(jì)數(shù)器及其應(yīng)用
5.4.1 4位二進(jìn)制可預(yù)置同步計(jì)數(shù)器74LS161功能及應(yīng)用
5.4.2 二一五一十進(jìn)制計(jì)數(shù)器74L,S290功能及應(yīng)用
5.4.3 順序脈沖發(fā)生器
本章小結(jié)
思考題和習(xí)題
第六章 脈沖波形的產(chǎn)生與整形
6.1 555集成定時(shí)器
6.1.1 CC7555集成定時(shí)器電路結(jié)構(gòu)
6.1.2 CC7555定時(shí)器的邏輯功能
6.2 施密特觸發(fā)器
6.2.1 用555定時(shí)器構(gòu)成施密特觸發(fā)器
6.2.2 CMOS門組成的施密特觸發(fā)器
6.2.3 集成施密特觸發(fā)器
6.2.4 施密特觸發(fā)器的應(yīng)用舉例
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.2 用集成門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.3 集成單穩(wěn)態(tài)觸發(fā)器
6.3.4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.4 多諧振蕩器
6.4.1 用555定時(shí)器組成多諧振蕩器
6.4.2 由集成門組成的多諧振蕩器
本章小結(jié)
思考題和習(xí)題
第七章 A/D、D/A轉(zhuǎn)換
7.1 D/A轉(zhuǎn)換器
7.1.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
7.1.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
7.1.3 D/A轉(zhuǎn)換器中的模擬開關(guān)
7.1.4 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)
7.1.5 集成D/A轉(zhuǎn)換器簡(jiǎn)介
7.2 A/D轉(zhuǎn)換器
7.2.1 A/D轉(zhuǎn)換器工作原理
7.2.2 逐次漸近型A/D轉(zhuǎn)換器
7.2.3 雙積分型A/D轉(zhuǎn)換器
7.2.4 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.2.5 集成A/D轉(zhuǎn)換器
本章小結(jié)
思考題和習(xí)題
第八章 大規(guī)模集成電路簡(jiǎn)介
8.1 只讀存儲(chǔ)器
8.1.1 ROM的結(jié)構(gòu)
8.1.2 ROM的工作原理
8.1.3 ROM的尋址
8.1.4 可編程只讀存儲(chǔ)器
8.2 隨機(jī)存儲(chǔ)器RAM
8.2.1 RAM的結(jié)構(gòu)和工作原理
8.2.2 靜態(tài)存儲(chǔ)單元
8.3 可編程邏輯器件PLD
8.3.1 概述
8.3.2 可編程邏輯陣列PLA
8.3.3 可編程陣列邏輯PAL
8.3.4 通用陣列邏輯GAL
本章小結(jié)
思考題和習(xí)題
附錄一數(shù)字集成電路應(yīng)用實(shí)例
附錄二電氣圖用圖形符號(hào)——二進(jìn)制邏輯單元國家標(biāo)準(zhǔn)GB472812—85簡(jiǎn)介
附錄三常用邏輯門邏輯符號(hào)對(duì)照表
附錄四常用集成ITL芯片引腳圖
參考文獻(xiàn)2100433B
《電子技術(shù)基礎(chǔ)(數(shù)字部分)》可作為全國招收初中五年制高職和中等專業(yè)學(xué)校工科電工類專業(yè)的教材,也可供相近專業(yè)的師生和工業(yè)技術(shù)人員參考。
學(xué)習(xí)電子技術(shù)基礎(chǔ)知識(shí)
最基礎(chǔ)的是物理電路知識(shí)、高等數(shù)學(xué)和C語言,然后學(xué)習(xí)電路的基礎(chǔ)《電路和電子技術(shù)》,根據(jù)專業(yè)基礎(chǔ)在學(xué)習(xí)《單片機(jī)》.《數(shù)字電路》《模擬電路》,學(xué)好基礎(chǔ)一切很容易的
首先要培養(yǎng)自己的興趣,有興趣愛好才能孜孜不倦的追求學(xué)習(xí)。其次要多看,看書、看圖、看實(shí)物。第三多算,獨(dú)立完成專業(yè),用多種方法解作業(yè)。第四多干,多實(shí)踐、認(rèn)真做實(shí)驗(yàn)。
學(xué)習(xí) 電子技術(shù)基礎(chǔ)知識(shí) 的 重點(diǎn)大概是什么?
電子技術(shù)包括模擬電子技術(shù)和數(shù)字電子技術(shù)兩部分。模擬電子技術(shù)主要包括放大、反饋、濾波、振蕩四大重點(diǎn)。放大器分分立元件放大器和集成放大器。分立元件放大器又分BJT放大器和FET放大器兩個(gè)重點(diǎn)。BJT放大器...
格式:pdf
大小:168KB
頁數(shù): 8頁
評(píng)分: 4.3
第 3章 邏輯代數(shù)及邏輯門 【3-1】 填空 1、與模擬信號(hào)相比,數(shù)字信號(hào)的特點(diǎn)是它的 離散 性。一個(gè)數(shù)字信號(hào)只有兩種取值分 別表示為 0 和 1 。 2 、布爾代數(shù)中有三種最基本運(yùn)算: 與 、 或 和 非 ,在此基礎(chǔ)上又派生出五 種基本運(yùn)算,分別為與非、或非、異或、同或和與或非。 3 、與運(yùn)算的法則可概述為:有“ 0”出 0 ,全“ 1”出 1 ;類似地或運(yùn)算的法則為 有”1”出” 1”,全” 0”出” 0” 。 4 、摩根定理表示為: A B = A B ; A B = A B 。 5 、函數(shù)表達(dá)式 Y= AB C D ,則其對(duì)偶式為 Y = ( )A B C D 。 6 、根據(jù)反演規(guī)則,若 Y= AB C D C,則 Y ( )AB C D C 。 7 、指出下列各式中哪些是四變量 A B C D 的最小項(xiàng)和最大項(xiàng)。在最小項(xiàng)后的( )里
格式:pdf
大小:168KB
頁數(shù): 30頁
評(píng)分: 4.6
電工電子技術(shù)基礎(chǔ)作業(yè) 1 1、題 1圖中,已知 I 1= 3mA, I 2= 1mA。求電路元件 3 中的電流 I3和其兩端的電壓 U3,并說明它是電源還是負(fù)載。驗(yàn)算整個(gè)電路各個(gè)功率是否平衡。 姓名: 學(xué)號(hào): 得分: 教師簽名: 2、如題 2圖所示電路.試用等效化簡(jiǎn)法求電路中的電壓 U。 3、試用疊加定理求題 3圖所示電路中的電流 I2。 4、用戴維寧定理,求題 4圖所示各電路的等效電路。 5、題 5 圖各電路中,負(fù)載 RL 分別取何值時(shí)才能獲得最大功率?并求其最大功率 PLmax。 6、由 R=30Ω, L=255 mH ,C=40μF構(gòu)成串聯(lián)電路,接在 f=50 Hz 的電源上。已知 電阻元件上電壓相量 U R= 020.2360 V,求阻抗 Z、電流 I、外加電壓 U 及電感 元件、電容元件上電壓相量 U L、UC,畫相量圖。 7、正弦交流電壓 u=220 2 sinl00πt V
《電子技術(shù)基礎(chǔ)數(shù)字部分(第5版)習(xí)題全解》是為配合華中科技大學(xué)電子技術(shù)課程組編、康華光任主編、鄒壽彬和秦臻任副主編的《電子技術(shù)基礎(chǔ)數(shù)字部分》(第五版)教材而編的習(xí)題全解。
內(nèi)容包括《電子技術(shù)基礎(chǔ)數(shù)字部分》(第五版)各章習(xí)題解答。
《電子技術(shù)基礎(chǔ)數(shù)字部分(第5版)習(xí)題全解》使用對(duì)象主要是電氣信息類(包括原電子、電氣、自控等類)教師,希望它的出版有助于電子技術(shù)基礎(chǔ)授課教師進(jìn)行教學(xué)、開展教學(xué)研究及提高教學(xué)質(zhì)量。
《電子技術(shù)基礎(chǔ)數(shù)字部分(第5版)習(xí)題全解》也可供有關(guān)工程技術(shù)人員及各類自學(xué)人員參考。
石會(huì)、肖紅軍、丁偉、吳元亮主編的《電子技術(shù)基礎(chǔ)數(shù)字部分全程學(xué)習(xí)指導(dǎo)與習(xí)題精解(適合高教五版)》是本科生學(xué)習(xí)電子技術(shù)基礎(chǔ)(數(shù)字部分)課程的輔導(dǎo)材料,可與康華光主編的《電子技術(shù)基礎(chǔ)數(shù)字部分》(第五版)配套使用,也可作為碩士研究生入學(xué)考試的復(fù)習(xí)參考資料,旨在幫助學(xué)生更好地掌握數(shù)字電子技術(shù)基礎(chǔ)課程所涉及的基本概念、基本電路和基本分析方法。
本書每章內(nèi)容均分為知識(shí)點(diǎn)歸納、習(xí)題全解和經(jīng)典習(xí)題與全真考題詳解三個(gè)部分。其中,“知識(shí)點(diǎn)歸納”簡(jiǎn)述該章要點(diǎn)、重點(diǎn)和難點(diǎn),以便幫助讀者抓住要旨,建立整體概念;“習(xí)題全解”對(duì)該章習(xí)題作了全面解析,力圖從解題思路、解題方法和解題步驟等方面予以指導(dǎo),以期使讀者提高解題的能力和效率;“經(jīng)典習(xí)題與全真考題詳解”精選有代表性、測(cè)試價(jià)值高的題目,以檢驗(yàn)學(xué)習(xí)效果,提高應(yīng)試水平。
1 數(shù)字邏輯概論
1.1 數(shù)字電路與數(shù)字信號(hào)
1.2 數(shù)制
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.4 二進(jìn)制代碼
1.5 邏輯函數(shù)及其表示方法
2 邏輯代數(shù)與硬件描述語言基礎(chǔ)
2.1 邏輯代數(shù)
2.2 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
3 邏輯門電路
3.1 MOS邏輯門電路
3.2 TTL邏輯門電路
3.3 射極耦合邏輯門電路
3.4 砷化鎵邏輯門電路
3.5 邏輯描述中的幾個(gè)問題
3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題
4 組合邏輯電路
4.1 組合邏輯電路的分析
4.2 組合邏輯電路的設(shè)計(jì)
4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
4.4 若干典型的組合邏輯集成電路
4.5 組合可編程邏輯器件
5 鎖存器和觸發(fā)器
5.2 鎖存器
5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理
5.4 觸發(fā)器的邏輯功能
6 時(shí)序邏輯電路
6.1 時(shí)序邏輯電路的基本概念
6.2 同步時(shí)序邏輯電路的分析
6.3 同步時(shí)序邏輯電路的設(shè)計(jì)
6.4 異步時(shí)序邏輯電路的分析
6.5 若干典型的時(shí)序邏輯集成電路
6.6 時(shí)序可編程邏輯器件
7 存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門陣列
7.1 只讀存儲(chǔ)器
7.2 隨機(jī)存取存儲(chǔ)器
7.3 復(fù)雜可編程邏輯器件
7.4 現(xiàn)場(chǎng)可編程門陣列
8 脈沖波形的變換與產(chǎn)生
8.1 單穩(wěn)態(tài)觸發(fā)器
8.2 施密特觸發(fā)器
8.3 多諧振蕩器
8.4 555定時(shí)器及其應(yīng)用
9 數(shù)模與模數(shù)轉(zhuǎn)換器
9.1 D/A轉(zhuǎn)換器
9.2 A/D轉(zhuǎn)換器
10 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
10.2 算法狀態(tài)機(jī)
10.3 寄存器傳輸語言
10.4 用可編程邏輯器件實(shí)現(xiàn)數(shù)字系統(tǒng)
11 Verilog HDL題解
2.3 硬件描述語言Verilog HDL基礎(chǔ)
3.7 用Verilog HDL描述邏輯門電路
4.6 用Verilog HDL描述組合邏輯電路
5.5 用Verilog HDL描述鎖存器和觸發(fā)器
6.6 用Verilog HDL描述時(shí)序邏輯電路
7.5 用EDA技術(shù)和可編程器件的設(shè)計(jì)例題