流水線模數(shù)轉(zhuǎn)換器

數(shù)字域自校正的基本原理就是將模擬輸入轉(zhuǎn)換為冗余的數(shù)字輸出 ,這些冗余的輸出不僅包含了輸入信號(hào)的信息 ,還包含了系統(tǒng)誤差的信息 ,通過自校正電路就可以依照誤差信息還原原始的輸入信號(hào) .還原的方法有許多種 ,主要區(qū)別在于每級(jí)輸出的 bit數(shù)以及對(duì)級(jí)間增益的調(diào)整方式 .目前的數(shù)字域自校正技術(shù)都是人為地修改電容比值 ,使增益 G0、 Gi 略高或者略低于理想值 ,從而使得系統(tǒng)在遺失碼字或者遺失量化范圍兩種情況中出現(xiàn)且只出現(xiàn)一種 ?.

一種改進(jìn)的流水線結(jié)構(gòu)可以同時(shí)消除遺失碼字和遺失量化范圍兩種情況. 將每一級(jí)內(nèi)部的數(shù)模轉(zhuǎn)換輸出由原來的 Vref增加到 4/3 V并將內(nèi)部的模數(shù)轉(zhuǎn)換閾值由原來的 Vref /4增加到 Vref /3.這種結(jié)構(gòu)對(duì)比較器輸入偏差 (input offset)的要求有所增加 ,由原來的 Vref /4 減小 到 V ref /6. 即便如 此 ,對(duì) 于± 1 V的參考電壓來說 ,相當(dāng)于比較器輸入偏差要小于 167 mV ,而通常使用的動(dòng)態(tài)比較器很容易達(dá)到這個(gè)要求 。

增益 G0、 G i 的偏差不僅僅只是造成遺失碼字、遺失量化范圍 ,它對(duì)系統(tǒng)的量化噪聲、動(dòng)態(tài)范圍、非線性誤差等性能都有很大影響 .當(dāng)每一級(jí)增益都不確定時(shí) ,輸出情況會(huì)變得更加復(fù)雜 .傳統(tǒng)的數(shù)字自校正算法可以從一定程度上減少非單調(diào)的情況 ,但輸入輸出曲線仍是一條折線 .本文進(jìn)一步利用冗余的數(shù)字輸出對(duì)增益進(jìn)行自校正 ,從而使輸入輸出曲線更逼近理想的轉(zhuǎn)換曲線 ,提高 ADC的線性度 。

在傳統(tǒng)的流水線模數(shù)轉(zhuǎn)換器( ADC) 的設(shè)計(jì)中 ,為獲得較準(zhǔn)確的增益和較小的非線性誤差, 其中的余量放大器通常采用閉環(huán)的高性能運(yùn)算放大器,但它會(huì)產(chǎn)生較大的功耗. 有文獻(xiàn)將流水線第 1 級(jí)精確的余量放大器用一個(gè)簡單的開環(huán)放大器代替 ,對(duì)開環(huán)放大器產(chǎn)生的誤差用小功耗的數(shù)字電路進(jìn)行后臺(tái)校準(zhǔn), 達(dá)到了降低功耗和提高速度的目的. 但是 ,這種技術(shù)在估算開環(huán)放大器的 1 階和 3 階誤差參數(shù)時(shí) ,采用傳統(tǒng)的方法計(jì)算雙余量曲線距離, 用了大量的計(jì)數(shù)器、比較器和加法器等數(shù)字電路,不利于功耗的降低 , 而且在估算 3 階非線性誤差時(shí)需要使用復(fù)雜的查找表 , 占用了大量的ROM 空間和芯片面積 。

因而，提出了一種新的基于信號(hào)統(tǒng)計(jì)規(guī)律的后臺(tái)數(shù)字校準(zhǔn)技術(shù), 該技術(shù)在計(jì)算雙余量曲線距離時(shí), 采用自適應(yīng)搜索的技術(shù)減小了電路的規(guī)模, 降低了功耗,而且在計(jì)算開環(huán)放大器產(chǎn)生的 3 階誤差時(shí) ,采用了二元單調(diào)函數(shù)的幅值增量比較算法來設(shè)計(jì)復(fù)雜二元函數(shù)的查找表( LUT), 使 LUT 所需的 ROM 空間大幅度減小.在數(shù)字校準(zhǔn)技術(shù)及其算法的硬件實(shí)現(xiàn)方面,把 ADC 和數(shù)字電路集成在同一芯片上, 進(jìn)一步減小了功耗和芯片面積, 并實(shí)現(xiàn)了 12 位、采樣率為4 ×107 s-1的流水線 ADC 。

為了降低流水線模數(shù)轉(zhuǎn)換器中數(shù)字校準(zhǔn)電路的規(guī)模和功耗, 提出了一種新的基于信號(hào)統(tǒng)計(jì)規(guī)律的后臺(tái)數(shù)字校準(zhǔn)技術(shù) . 該技術(shù)采用自適應(yīng)搜索算法和二元單調(diào)函數(shù)的幅值增量比較算法 ,分別對(duì)基于信號(hào)統(tǒng)計(jì)規(guī)律的數(shù)字校準(zhǔn)技術(shù)中的距離估計(jì)電路和查找表進(jìn)行優(yōu)化設(shè)計(jì), 減少了距離估計(jì)所需的數(shù)字電路和查找表所需的 ROM 空間,極大地降低了數(shù)字電路的規(guī)模和功耗. 應(yīng)用該校準(zhǔn)技術(shù)實(shí)現(xiàn)了一個(gè) 12 位 、采樣率為 4 ×107 s-1的流水線模數(shù)轉(zhuǎn)換器. 測(cè)試結(jié)果表明, 同優(yōu)化前相比 ,該芯片數(shù)字電路的功耗降低了 93 %,所需 ROM 空間減小了 95 %. 整個(gè)芯片采用 SM IC 0. 18 μ m CMOS工藝設(shè)計(jì), 總功耗為 210 mW ,芯片面積為 3. 3 m m ×3mm 。

該流水線ADC 輸出為 12 位, 采樣率為 4 ×107 s -1 ,其中模擬電路主要包括前端采樣/保持電路, 第 1 級(jí) 4 位ADC ,第 2 級(jí) 1 +1 位 ADC , 后面是 7 級(jí) 1. 5 位ADC ,最后是 3 位 ADC . 數(shù)字電路主要包括數(shù)字校正電路和數(shù)字校準(zhǔn)電路 。

第 1 級(jí)的余量放大器由于采用了開環(huán)放大器的結(jié)構(gòu) ,其增益不能準(zhǔn)確設(shè)定 , 必須采用尾電流偏置復(fù)制等方法進(jìn)行限制, 對(duì)于它所具有的較大非線性 ,必須采用數(shù)字校準(zhǔn)技術(shù)進(jìn)行校準(zhǔn) .基于信號(hào)統(tǒng)計(jì)規(guī)律的數(shù)字校準(zhǔn)技術(shù),第 1 級(jí) 4 位 ADC 的子 ADC 的輸出信號(hào)被一組隨機(jī)碼序列 N RNG 調(diào)制[ 3-4 , 6-7] , N RNG 的值為隨機(jī)的 0 或+1 ,所以該級(jí)輸出的數(shù)字為 5 位, 這樣后端 ADC 輸出的余量曲線就成為雙余量曲線. 當(dāng)輸入信號(hào)幅值不同時(shí),開環(huán)放大器 3 階及高階誤差的存在會(huì)使余量曲線之間在垂直方向的距離也不相同 . 在進(jìn)行距離估計(jì)時(shí) ,需要一個(gè)計(jì)數(shù)器對(duì) N RNG =+1 時(shí)余量曲線上某一點(diǎn)a的累積柱狀圖的次數(shù)進(jìn)行統(tǒng)計(jì) ,得到一個(gè)統(tǒng)計(jì)數(shù) r ,即在數(shù)次模數(shù)轉(zhuǎn)換中的模數(shù)轉(zhuǎn)換結(jié)果小于 a 點(diǎn)的個(gè)數(shù),同時(shí)需要另外一組計(jì)數(shù)器對(duì) N RNG =0 時(shí)余量曲線上對(duì)應(yīng)點(diǎn)附近的點(diǎn)的累積柱狀圖的次數(shù)進(jìn)行統(tǒng)計(jì) ,得到另一組統(tǒng)計(jì)數(shù) H top . 因?yàn)殡S機(jī)碼的0 和 1 出現(xiàn)的概率相等, 通過查找 H top中與 r 相等或接近的值 ,即可找到輸入為 V in1 時(shí)在 N RN G =0 的余量曲線上對(duì)應(yīng)的點(diǎn) b . 點(diǎn) a 與點(diǎn)b 在縱軸上對(duì)應(yīng)的數(shù)值相減就可估算出輸入為 Vin1時(shí) 2 條余量曲線之間的垂直距離 d 1 , 重復(fù)上述過程可以估算輸入為Vin2時(shí)的距離 d 2 , 2 個(gè)距離相減可得到距離差 Δd . 當(dāng)ADC 中 3 階及高階誤差不存在時(shí), Δd =0 . 使用 2個(gè)最小均方( LM S)環(huán)路可分別求得 1 階誤差參數(shù)p1 和 3 階誤差參數(shù) p3 ( 對(duì)于偶次非線性和高階誤差 , 可以通過提高差動(dòng)電路的對(duì)稱性以及放大器輸入對(duì)管的過驅(qū)動(dòng)電壓來減小或忽略) 。

傳統(tǒng)的每級(jí) 1. 5 bit流水線 ADC的采樣保持電路跟蹤模擬輸入信號(hào) ,并在1 /2周期內(nèi)保持輸出 .第一級(jí)將該輸出放大 2倍 ,轉(zhuǎn)換得到 2bit數(shù)字輸出 ,根據(jù)數(shù)字輸出將模擬信號(hào)加上不同的偏移量 ,就得到了第一級(jí)轉(zhuǎn)換后剩余的模擬量 .第一級(jí)將轉(zhuǎn)換剩余的模擬量保持輸出到下一級(jí) ,每經(jīng)過一級(jí)轉(zhuǎn)換便得到2 bit數(shù)字輸出 ,最后完成對(duì)原始模擬信號(hào)的轉(zhuǎn)換 .每一級(jí)在 1 /2周期內(nèi)保持輸出剩余模擬量 ,同時(shí)對(duì)上一級(jí)的輸出信號(hào)進(jìn)行轉(zhuǎn)換 ,實(shí)現(xiàn)了流水線操作 。

由于每一級(jí)之間的增益只有 2倍 ,因此 2 bit數(shù)字輸出中有效的輸出僅僅是 1 bit,冗余的輸出最終用來實(shí)現(xiàn)數(shù)字校正算法 .這種結(jié)構(gòu)被稱作每級(jí) 1. 5bit流水線 .每一級(jí)的放大運(yùn)算和加法運(yùn)算都是通過開關(guān)電容電路實(shí)現(xiàn) 。

線性度是模數(shù)轉(zhuǎn)換器非常重要的靜態(tài)性能指標(biāo) ,級(jí)間增益誤差對(duì)系統(tǒng)的積分非線性有很惡劣的影響 ,然而在以往的分析中并沒有引起足夠重視 ?.

( 1) 對(duì)于前端采樣保持電路 ,增益 G 0 代表了最終模數(shù)轉(zhuǎn)換曲線的斜率 ,理想情況 G 0= 1,系統(tǒng)量化誤差限制在± 0. 5 LSB以內(nèi) .若 G 0≠ 1,則量化誤差顯著增加。前端采樣保持的增益 G0 決定了整個(gè)模數(shù)轉(zhuǎn)換器的增益 .當(dāng) G0 < 1時(shí) ,轉(zhuǎn)換器的數(shù)字輸出減少 ,等效的輸入閾值電壓增加 .由于輸入的范圍不變 ,因此轉(zhuǎn)換器的動(dòng)態(tài)范圍下降 .當(dāng) G0> 1時(shí) ,數(shù)字輸出提前飽和 ,使有效的輸入范圍下降 .由于等效的輸入閾值電壓也相應(yīng)減小 ,因此轉(zhuǎn)換器的動(dòng)態(tài)范圍沒有變化 .差分非線性 ( DN L)與積分非線性 ( IN L)的計(jì)算是去掉過載的數(shù)字輸出之后 ,以轉(zhuǎn)換曲線兩端點(diǎn)的連線作為參考 ,并且以 LSB作為計(jì)算單位 G0的取值并不影響系統(tǒng)的非線性誤差 ?.

( 2) 與前端采樣保持增益G0 不同 ,流水線級(jí)間增益Gi 的誤差會(huì)產(chǎn)生另外一種影響 .理想情況下 G i= 2,由于運(yùn)放增益及電容比值的影響 ,實(shí)際的 Gi 并不是嚴(yán)格等于 2倍 .假定只有被觀察的 Gi 是非理想的 .圖 4( a)~ (c)為最終的歸一化數(shù)字輸出 ,對(duì)于量化誤差來說 ,由于級(jí)間增益 Gi 接近 2,各級(jí)的量化誤差換算到原始輸入端減少了 CGi 倍 ,隨著 i 的增大 ,Gi 對(duì)系統(tǒng)量化信噪比 QSN R的影響逐級(jí)減小 .同樣道理 , G i 對(duì)系統(tǒng)動(dòng)態(tài)范圍的影響也是逐級(jí)減小的 . Gi 對(duì) DNL、 IN L是有影響的 ,當(dāng)后級(jí)增益大于前級(jí)增益時(shí) ,系統(tǒng)不可避免地出現(xiàn)了非單調(diào)的特性 ,即隨著輸入的增加 ,系統(tǒng)輸出會(huì)出現(xiàn)下降的情況 .任一非理想的 Gi 將模數(shù)轉(zhuǎn)換曲線分成斜率為 Gi 的 2i+ 1 - 1段 ,各段曲線沿斜率為 Gi- 1的2i - 1段曲線分布 .在各段曲線交界處 DN L變化較大 ,而 INL也累積較大 .可見 ,無論是前端采樣保持增益還是級(jí)間增益 ,都從不同方面影響轉(zhuǎn)換器的線性度 .圖 5給出了 14bit轉(zhuǎn)換器在每級(jí)增益誤差小于 0. 1 % 情況下的非線性情 況 , DN L= + 1. 28 /- 0. 74 LSB, IN L= + 3. 76 /- 4. 00 LSB,由于級(jí)間增益誤差造成的 DN L尖峰 ?.

距離估計(jì)電路

在對(duì)雙余量曲線進(jìn)行距離估計(jì)時(shí) , 需要在余量曲線中特定點(diǎn)的附近進(jìn)行搜索并進(jìn)行計(jì)數(shù)和比較 ?,其需要搜索的點(diǎn)數(shù) N 與開環(huán)放大器增益的變化范圍之間的關(guān)系為N =2n-1( G1 , max -G1 , min) /8

式中 : n 為除第 1 級(jí)外的后端 ADC 轉(zhuǎn)換的位數(shù) , 根據(jù)本文 ADC 的結(jié)構(gòu) , n =11 ; G1 , max與 G1 , min 分別為開環(huán)放大器所能夠達(dá)到的最大增益與最小增益, 考慮到數(shù)字校準(zhǔn)算法的需要及電荷共享效應(yīng)造成的衰減,本文將增益的變化范圍設(shè)定為 7. 5 至 8. 5 . 由式可計(jì)算出 N =128 . 距離估計(jì)電路在這個(gè)范圍內(nèi)的每一個(gè)點(diǎn)上進(jìn)行距離估計(jì)時(shí) , 都需要一組由計(jì)數(shù)器 、比較器和加法器組成的電路單元, 因此需要N 個(gè)電路單元 . 如果按照傳統(tǒng)的方法來實(shí)現(xiàn)距離估計(jì)電路,則當(dāng) N 為 128 時(shí), 全部數(shù)字電路的功耗為152 mW .

自適應(yīng)搜索的方法來減小距離估計(jì)電路的規(guī)模和功耗 . 該方法只要求在一段較小范圍內(nèi)進(jìn)行搜索 ,但是搜索范圍的中心可以自適應(yīng)地變化 .如果在搜索范圍內(nèi),所有點(diǎn)對(duì)應(yīng)的累積柱狀圖的次數(shù)小于 N RNG =1 時(shí)余量曲線所對(duì)應(yīng)的次數(shù) r ,那么與 r 相匹配的點(diǎn)應(yīng)該還在這個(gè)搜索范圍的橫坐標(biāo)以右的范圍中 , 此時(shí)應(yīng)將搜索中心向右移動(dòng) ,在一個(gè)新的范圍內(nèi)進(jìn)行搜索. 反之, 將搜索中心向左移動(dòng) ,直至搜索到目標(biāo)點(diǎn)為止. 自適應(yīng)搜索的引入使得距離估計(jì)電路需要的電路單元大大減少. 在本文芯片的設(shè)計(jì)中 ,基于對(duì)電路規(guī)模和誤差參數(shù)收斂速度的綜合考慮, 距離估計(jì)電路的搜索范圍設(shè)定為 10 ,即只需要 10 個(gè)電路單元. 對(duì)電路進(jìn)行綜合后的結(jié)果顯示 , 全部數(shù)字電路的功耗小于 10mW ,與未采用自適應(yīng)搜索的方法相比, 功耗降低了93 %.

二元單調(diào)函數(shù) LUT 的電路設(shè)計(jì)

根據(jù) ADC 的結(jié)構(gòu)及校準(zhǔn)算法的需要, Db1 為 12 位數(shù)字,其最后 2 位是不精確的 , 所以將最后 2 位除去 ,把 Db1設(shè)定為 10 位數(shù)字 , p3 設(shè)定為 7 位的數(shù)字,e 設(shè)定為 10 位數(shù)字 . 如果簡單地將 Db1和 p 3 這 2 個(gè)變量作為 LUT 的地址輸入, 則 LU T 總的地址輸入為 17 位 , 因此 LUT 將占用 217 ×10 =1 310 720位的 ROM 空間. 采用傳統(tǒng)方法設(shè)計(jì)的 LUT 需要大量的 ROM 空間, 所以本文采用本課題組所提出的幅值增量比較算法來得到 3 階誤差的數(shù)值 .

幅值增量算法的原理

幅值增量比較算法利用二元單調(diào)函數(shù) Z =F( X ,Y ) 的單調(diào)特性,通過改變 LU T 的存儲(chǔ)數(shù)據(jù)以及使用比較器和加法器, 將該二元函數(shù)的一個(gè)變量值作為 ROM 的地址輸入,另外一個(gè)變量值與 ROM 的存儲(chǔ)值進(jìn)行比較, 將比較值相加來實(shí)現(xiàn)函數(shù)值的輸出 .

在傳統(tǒng)的 LUT 設(shè)計(jì)中, 當(dāng)輸入為( X m , Y n) 時(shí),將變量 X m 、 Y n 作為地址, 去尋找 Z mn 的值 ,在幅值增量比較算法中 ,將變量 X 作為地址, Z的值按照單調(diào)性排列作為 ROM 的編號(hào)( Z 的數(shù)值恰好等于 ROM 的編號(hào)), X 和 Z 對(duì)應(yīng)的變量 Y 被寫入 LUT 中, 左下角空缺以 0 補(bǔ)齊 ,右上角空缺以變量Y 的最大值加 1 后的值進(jìn)行填補(bǔ).當(dāng)輸入為( X m ,Y mi) 時(shí) ,將 Y mi 與 X m 相對(duì)應(yīng)的 LU T的值相比較 ,根據(jù)函數(shù)的單調(diào)性, 小于或等于 Y mi 的LU T 值的個(gè)數(shù)即為函數(shù)值 Z ?.

本書根據(jù)流水線模數(shù)轉(zhuǎn)換器(ADC)的原理和數(shù)字校準(zhǔn)技術(shù)的新發(fā)展， 系統(tǒng)地介紹了流水線ADC中各個(gè)功能模塊的原理、分析與設(shè)計(jì)，內(nèi)容包括流水線ADC和數(shù)字校準(zhǔn)技術(shù)的發(fā)展歷程;ADC的功能、分類、性能參數(shù)以及誤差模型;基于信號(hào)統(tǒng)計(jì)規(guī)律的數(shù)字校準(zhǔn)算法;12位、40 MS/s流水線ADC的設(shè)計(jì)，基于權(quán)重的數(shù)字校準(zhǔn)算法;14位、80 MS/s流水線ADC的設(shè)計(jì);流水線ADC的版圖設(shè)計(jì);10位、170 MS/s 流水線ADC的設(shè)計(jì)。

本書側(cè)重原理分析與工程設(shè)計(jì)，是模擬與數(shù)?；旌霞呻娐吩O(shè)計(jì)的參考書，可供集成電路設(shè)計(jì)相關(guān)領(lǐng)域的研究人員參考，也可供集成電路設(shè)計(jì)專業(yè)的研究生使用。

第1章 緒論 1

1.1 本書研究的背景與意義 1

1.2 流水線ADC的發(fā)展與現(xiàn)狀 2

1.3 流水線ADC數(shù)字校準(zhǔn)技術(shù)的發(fā)展與現(xiàn)狀 3

1.4 本書的研究目標(biāo)、內(nèi)容及主要?jiǎng)?chuàng)新點(diǎn) 5

1.5 本書內(nèi)容 7

第2章 模數(shù)轉(zhuǎn)換器的基礎(chǔ)理論 8

2.1 模數(shù)轉(zhuǎn)換器的工作原理 8

2.2 幾種典型結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器 9

2.2.1 閃爍型ADC 9

2.2.2 折疊內(nèi)插式ADC 10

2.2.3 Σ-Δ ADC 11

2.2.4 主要ADC結(jié)構(gòu)的性能比較 11

2.3 模數(shù)轉(zhuǎn)換器的性能參數(shù) 12

2.3.1 靜態(tài)性能參數(shù) 12

2.3.2 動(dòng)態(tài)性能參數(shù) 14

2.4 流水線模數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)及誤差 16

2.4.1 流水線ADC的結(jié)構(gòu) 17

2.4.2 采樣/保持電路的誤差 17

2.4.3 子ADC的誤差 20

2.4.4 倍乘數(shù)模轉(zhuǎn)換器(MDAC)的誤差 22

2.4.5 流水線ADC的輸出 25

2.5 數(shù)字校正技術(shù) 26

2.6 流水線ADC的數(shù)字校準(zhǔn)技術(shù) 30

2.7 本章小結(jié) 31

第3章 低功耗設(shè)計(jì)與基于信號(hào)統(tǒng)計(jì)規(guī)律的校準(zhǔn)技術(shù) 32

3.1 數(shù)字校準(zhǔn)技術(shù)與低功耗設(shè)計(jì)概述 32

3.2 開環(huán)余量放大器 33

3.2.1 開環(huán)余量放大器與閉環(huán)余量放大器的比較 33

3.2.2 開環(huán)余量放大器的非線性誤差 34

3.3 ADC的誤差模型 37

3.4 ADC中的調(diào)制信號(hào) 39

3.5 余量曲線的距離與校準(zhǔn)參數(shù) 40

3.6 利用信號(hào)統(tǒng)計(jì)規(guī)律求線性和非線性誤差 41

3.7 ADC的結(jié)構(gòu) 44

3.8 ADC各級(jí)輸出的時(shí)序 45

3.9 ADC模擬電路的設(shè)計(jì) 46

3.9.1 采樣/保持電路 46

3.9.2 第1級(jí)4位子級(jí) 52

3.9.3 開環(huán)放大器 55

3.9.4 (1+1)位子級(jí) 59

3.9.5 基準(zhǔn)產(chǎn)生電路 63

3.9.6 時(shí)鐘電路 67

3.10 數(shù)字校準(zhǔn)電路的設(shè)計(jì) 68

3.10.1 三階誤差校準(zhǔn)環(huán)路 68

3.10.2 自適應(yīng)搜索技術(shù) 70

3.10.3 二元函數(shù)查找表 71

3.10.4 一階誤差校準(zhǔn)環(huán)路 73

3.10.5 仿真結(jié)果與分析 73

3.11 本章小結(jié) 75

第4章 基于權(quán)重的校準(zhǔn)技術(shù) 77

4.1 概述 77

4.2 每級(jí)1位的流水線ADC 77

4.3 1位子級(jí)的誤差模型 79

4.4 前臺(tái)校準(zhǔn)技術(shù) 81

4.5 后臺(tái)校準(zhǔn)技術(shù) 82

4.6 電路結(jié)構(gòu) 87

4.6.1 ADC整體結(jié)構(gòu)的設(shè)計(jì) 87

4.6.2 有限狀態(tài)機(jī)的設(shè)計(jì) 88

4.6.3 編碼電路的設(shè)計(jì) 89

4.6.4 柵自舉開關(guān)的設(shè)計(jì) 90

4.7 ADC的仿真結(jié)果及分析 91

4.8 本章小結(jié) 94

第5章 ADC版圖設(shè)計(jì)、系統(tǒng)仿真與芯片測(cè)試 95

5.1 版圖的設(shè)計(jì) 95

5.1.1 主要設(shè)計(jì)原則 95

5.1.2 電路布局 96

5.1.3 采樣/保持電路的版圖設(shè)計(jì) 97

5.1.4 芯片的版圖照片 98

5.2 芯片1的仿真結(jié)果 98

5.3 本章小結(jié) 104

第6章 高轉(zhuǎn)換速率ADC的研究與實(shí)現(xiàn) 105

6.1 ADC的結(jié)構(gòu) 105

6.2 輔助運(yùn)放為電流放大器的運(yùn)算放大器 106

6.2.1 電流放大器與電壓放大器的比較 107

6.2.2 運(yùn)放的設(shè)計(jì) 109

6.2.3 仿真結(jié)果與分析 114

6.3 帶隙基準(zhǔn)電路 116

6.4 10位170 MS/s ADC的測(cè)試結(jié)果 120

6.5 本章小結(jié) 123

第7章 總結(jié)與展望 125

7.1 總結(jié) 125

7.2 展望 126

附錄 余量電壓函數(shù)反函數(shù)的求解 128

參考文獻(xiàn) 129