書????名 | 現(xiàn)代集成電路版圖設(shè)計 | 作????者 | 姜巖峰 |
---|---|---|---|
出版社 | 化學(xué)工業(yè)出版社 | 出版時間 | 2010年01月 |
定????價 | 36 元 | 開????本 | 16 開 |
裝????幀 | 平裝 | ISBN | 9787122057815 |
第1章 集成電路中基本單元的版圖
第2章 MOS器件的模型
第3章 基于Lambda規(guī)則的版圖設(shè)計
第4章 集成電路版圖設(shè)計中的寄生參數(shù)
第5章 數(shù)字電路中的基本單元版圖設(shè)計
第6章 模擬單元的版圖設(shè)計
第7章 存儲器
第8章 輸入/輸出口
第9章 信號完整性分析
第10章 在線測試信號完整性的方法
第11章 集成電路版圖設(shè)計其他主要問題
第12章 射頻(RF)電路設(shè)計
參考文獻(xiàn)
……
《現(xiàn)代集成電路版圖設(shè)計》以實用和權(quán)威的觀點系統(tǒng)地介紹了CMOS集成電路版圖設(shè)計的基本概念、設(shè)計理念和各種方法技巧,還包括當(dāng)今流行的幾種基本設(shè)計流程,專用模塊的版圖設(shè)計技巧,版圖設(shè)計的高級技術(shù)和深層次概念,版圖設(shè)計的基本工具類型、工具的特性和典型用法。
《現(xiàn)代集成電路版圖設(shè)計》注重理論與工程實踐的結(jié)合,書中提供了大量實例來幫助讀者正確理解版圖設(shè)計的基本概念和關(guān)鍵設(shè)計理念,生動形象,簡明易懂,可讀性強(qiáng)。
無論對版圖設(shè)計工程師,還是對電路設(shè)計工程師、CAD人員、學(xué)習(xí)IC設(shè)計的學(xué)生,《現(xiàn)代集成電路版圖設(shè)計》都是一本非常不錯的參考指南和培訓(xùn)教程。
集成電路布圖設(shè)計是指集成電路中至少有一個是有源元件的兩個以上元件和部分或者全部互連線路的三維配置,或者為制造集成電路而準(zhǔn)備的上述三維配置。通俗地說,它就是確定用以制造集成電路的電子元件在一個傳導(dǎo)材料中...
恩,這個我問過一些知識產(chǎn)權(quán)公司,他們告訴我說這只會在打官司的時候用到,平時對個人或單位的話只能有些名氣上的作用。這邊老板告訴我們,國外也差不多類似,沒有太嚴(yán)格的要求,基本都是為打官司。有些東西都是不申...
集成電路的種類與用途 作者:陳建新 在電子行業(yè),集成電路的應(yīng)用非常廣泛,每年都有許許多多通用或?qū)S玫募呻娐繁谎邪l(fā)與生產(chǎn)出來,本文將對集成電路的知識作一全面的闡述?! ∫?、 集成...
格式:pdf
大?。?span id="iibigx2" class="single-tag-height">573KB
頁數(shù): 4頁
評分: 4.7
在納米工藝的數(shù)字集成電路電源版圖設(shè)計中,根據(jù)芯片布局合理進(jìn)行電源布局、電源個數(shù)以及電源布線等方面設(shè)計,確保每一個電壓域都有完整的電源網(wǎng)絡(luò)。在電源分析時從電壓降、功耗及電遷移評估分析,使設(shè)計好的電源網(wǎng)絡(luò)符合電源預(yù)算規(guī)劃。在可靠性設(shè)計時采取布線優(yōu)化、添加去耦電容、優(yōu)化封裝設(shè)計等方法,提高電源抗干擾能力,從而降低電壓降、提高電源的完整性和可靠性。
格式:pdf
大?。?span id="pgojway" class="single-tag-height">573KB
頁數(shù): 5頁
評分: 4.6
CMOS差分放大器是現(xiàn)代集成電路設(shè)計中一個非常重要的電路結(jié)構(gòu).由于CMOS差分放大器對其版圖設(shè)計以及晶體管尺寸非常敏感,CMOS差分放大器設(shè)計是模擬電路設(shè)計的一個難題.本文利用PowerchipSemiconductorCorp的L110-N工藝實現(xiàn)了不同結(jié)構(gòu)以及不同尺寸的CMOS差分放大器的電路圖和版圖設(shè)計,并利用HSPICE對這些設(shè)計進(jìn)行了后仿真,得到了不同尺寸和版圖結(jié)構(gòu)下性能對比結(jié)果,對相關(guān)領(lǐng)域集成電路設(shè)計有很好的指導(dǎo)意義.
《集成電路版圖設(shè)計(第2版)》適合作為高等院校微電子技術(shù)專業(yè)和集成電路設(shè)計專業(yè)版圖設(shè)計課程的教材,也可作為集成電路版圖設(shè)計者的參考書。
集成電路版圖是設(shè)計與集成電路工藝之間必不可少的環(huán)節(jié)。本書從半導(dǎo)體器件的理論基礎(chǔ)入手,在講授集成電路制造工藝的基礎(chǔ)上,循序漸進(jìn)地介紹了集成電路版圖設(shè)計的基本原理與方法。
以介紹集成電路版圖設(shè)計為主的本書,主要內(nèi)容包括半導(dǎo)體器件和集成電路工藝的基本知識,集成電路常用器件的版圖設(shè)計方法,流行版圖設(shè)計軟件的使用方法,版圖驗證的流程以及集成電路版圖實例等。
《集成電路版圖設(shè)計(第2版)》適合作為高等院校微電子技術(shù)專業(yè)和集成電路設(shè)計專業(yè)版圖設(shè)計課程的教材,也可作為集成電路版圖設(shè)計者的參考書。
《集成電路版圖設(shè)計》講述基于Cadence軟件的集成電路版圖設(shè)計原理、編輯和驗證的方法。全書共9章,第1~3章講解學(xué)習(xí)版圖設(shè)計需要掌握的半導(dǎo)體器件及集成電路的原理和制造工藝,第4章介紹上機(jī)必須掌握的UNIX操作系統(tǒng)和Cadence軟件的基礎(chǔ)知識,第5章介紹CMOS集成電路的版圖設(shè)計,第6章介紹版圖驗證,第7章介紹芯片外圍器件和阻容元件的設(shè)計,第6章介紹版圖驗證,第7章介紹芯片外圍器件和陰容元件的設(shè)計,第8章介紹CMOS模擬集成電路和雙極型集成電路的版圖設(shè)計,第9章介紹版圖設(shè)計經(jīng)驗和實例。6個附錄中介紹版設(shè)計規(guī)則、編寫驗證文件的一些常用全集及器件符號對照。