格式:pdf
大?。?span class="single-tag-height">206KB
頁數(shù):
介紹了基于FPGA和計算機視頻混合的雷達雷終端顯示設計。FPGA接收雷達回波信號,并將其由極坐標系轉(zhuǎn)換為直角坐標系,同時,FPGA接收計算機顯卡輸出的DVI信號,并在行場同步信號的控制下,實現(xiàn)雷達回波和顯卡輸出數(shù)據(jù)的混合疊加,疊加后的數(shù)據(jù)經(jīng)過DVI接口芯片轉(zhuǎn)后,再次形成DVI標準數(shù)據(jù),送光柵顯示器顯示。該設計實現(xiàn)雷達的回波和人機界面的同步混合顯示,滿足雷達系統(tǒng)的顯示要求。工程上也驗證了該設計的有效性。
格式:pdf
大?。?span class="single-tag-height">142KB
頁數(shù): 5頁
成績 課程設計: 嵌入式系統(tǒng)應用 題目名稱: 通過超級終端給目標板串口發(fā)送數(shù)據(jù), 通過 四個 LED燈顯示數(shù)據(jù) 姓 名: 學 號: 班 級:網(wǎng)絡工程 1101班 完成時間: 2013年 12月 30日 1 設計的任務 1.1 設計內(nèi)容 通過超級終端給目標板串口發(fā)送數(shù)據(jù),通過四個 LED燈顯示數(shù)據(jù)。 將主機和目標板作為通信設備, 將主機作為發(fā)送設備,目標板作為接收設備, 通過主機上的超級終端軟件給 RS232串行端口發(fā)送數(shù)據(jù),目標板通過串口 1接收 數(shù)據(jù),并且將數(shù)據(jù)通過四個 LED燈顯示出來。 (只能顯示 1-15的數(shù)據(jù),無法顯示 其他字符 )。 1.2 設計目標 將“0”—“9”,以及“a”—“ f”中任意字符構(gòu)成的發(fā)送數(shù)據(jù),用超級 終端發(fā)送給 UART串口,目標板可以正確接受,并能用 led 燈的亮滅正確表 示出來。 2.1 基本結(jié)構(gòu) Embest IDE主機軟件, Embest EDU