ARM工具網管子鉗

---

有同學反映，我們視頻一上來就講干貨，希望適當普及一下相關概念，這篇就是。

ARM處理器解析

ARM9、ARM11是哈佛5級流水線結構，所以性能要高一點。ARM9和ARM11大多帶內存管理器，跑操作系統(tǒng)好一點，ARM7適合裸奔。我們慣稱的 ARM9系列中又存在ARM9與ARM9E兩個系列，其中ARM9 屬于ARM v4T架構，典型處理器如ARM9TDMI和ARM922T;

而ARM9E屬于ARM v5TE架構，典型處理器如ARM926EJ和ARM946E。因為后者的芯片數量和應用更為廣泛，所以我們提到ARM9的時候更多地是特指ARM9E系列處理器(主要就是ARM926EJ和ARM946E這兩款處理器)。

下面關于ARM9的介紹也是更多地集中于ARM9E。

2

ARM7處理器和ARM9E處理器的流水線差別

對嵌入式系統(tǒng)設計者來說，硬件通常是第一考慮的因素。針對處理器來說，流水線則是硬件差別的最明顯標志，不同的流水線設計會產生一系列硬件差異。

讓我們來比較一下ARM7和ARM9E的流水線，ARM9E從ARM7的3級流水線增加到了5級，ARM9E的流水線中容納了更多的邏輯操作，但是每一級的邏輯操作卻變得更為簡單。

比如原來 ARM7的第三級流水，需要先內部讀取寄存器、然后進行相關的邏輯和算術運算，接著處理結果回寫，完成的動作非常復雜;

而在ARM9E的5級流水中，寄存器讀取、邏輯運算、結果回寫分散在不同的流水當中，使得每一級流水處理的動作非常簡潔。這就使得處理器的主頻可以大幅度地提高。因為每一級流水都對應 CPU的一個時鐘周期，如果一級流水中的邏輯過于復雜，使得執(zhí)行時間居高不下，必然導致所需的時鐘周期變長，造成CPU的主頻不能提升。所以流水線的拉長，有利于CPU主頻的提高。

在常用的芯片生產工藝下，ARM7一般運行在100MHz左右，而ARM9E則至少在200MHz以上。

3

ARM9E處理器的存儲器子系統(tǒng)

像ARM926EJ 和ARM946E這兩個最常見的ARM9E處理器中，都帶有一套存儲器子系統(tǒng)，以提高系統(tǒng)性能和支持大型操作系統(tǒng)。如圖2所示，一個存儲器子系統(tǒng)包含一個 MMU(存儲器管理單元)或MPU(存儲器保護單元)、高速緩存(Cache)和寫緩沖(Write Buffer);CPU通過該子系統(tǒng)與系統(tǒng)存儲器系統(tǒng)相連。

高速緩存和寫緩存的引入是基于如下事實，即處理器速度遠遠高于存儲器訪問速度;如果存儲器訪問成為系統(tǒng)性能的瓶頸，則處理器再快也是浪費，因為處理器需要耗費大量的時間在等待存儲器上面。

高速緩存正是用來解決這個問題，它可以存儲最近常用的代碼和數據，以最快的速度提供給CPU處理(CPU訪問Cache不需要等待)。

4

復雜處理器內部的存儲器子系統(tǒng)

MMU則是用來支持存儲器管理的硬件單元，滿足現代平臺操作系統(tǒng)內存管理的需要;它主要包括兩個功能：一是支持虛擬/物理地址映射，二是提供不同存儲器地址空間的保護機制。

一個簡單的例子可以幫助我們理解MMU的功能，在一個操作系統(tǒng)下，程序開發(fā)人員都是在操作系統(tǒng)給定的API和編程模型下開發(fā)程序;操作系統(tǒng)通常只開放一個確定的存儲器地址空間給用戶。這樣就帶來 一個直接的問題，所有的應用程序都使用了相同的存儲器地址空間，如果這些程序同時啟動的話(在現在的多任務系統(tǒng)中這是非常常見的)，就會產生存儲器訪問沖 突。那操作系統(tǒng)是如何來避免這個問題的呢?

操作系統(tǒng)會利用MMU硬件單元完成存儲器訪問虛擬地址到物理地址的轉換。所謂虛擬地址就是程序員在程序中使用的邏輯地址，而物理地址則是真實存儲器單元的空間地址。MMU通過一定的規(guī)則， 可以把相同的虛擬地址映射到不同的物理地址上去。這樣，即使有多個使用相同虛擬地址的程序進程啟動，也可以通過MMU調度把它們映射到不同的物理地址上 去，不會造成系統(tǒng)錯誤。

5

MMU的功能和作用

MMU 處理地址映射功能之外，還能給不同的地址空間設置不同的訪問屬性。比如操作系統(tǒng)把自己的內核程序地址空間設置為用戶模式下不可訪問，這樣的話用戶應用程序就無法訪問到該空間，從而保證操作系統(tǒng)內核的安全性。

MPU與MMU的區(qū)別在于它只有給地址空間設置訪問屬性的功能而沒有地址映射功能。Cache以及MMU等硬件單元的引入，給系統(tǒng)程序員的編程模型帶來了許多全新的變化。

除了需要掌握基本的概念和使用方法之外，下面幾個針對系統(tǒng)優(yōu)化的點既有趣又重要：

1.系統(tǒng)實時性考慮因素

為保存地址映射規(guī)則的頁表(Page Table)非常龐大，通常MMU中只是存儲器了常用的一小段頁表內容，大部分頁表內容都存儲于主存儲器里面;當調用新的地址映射規(guī)則時，MMU可能需要讀取主存儲器來更新頁表。

這在某些情況下會造成系統(tǒng)實時性的丟失。比如當需要執(zhí)行一段關鍵的程序代碼時，如果不巧這段代碼使用的地址空間不在當前MMU的頁表處理范圍里面，則MMU首先需要更新頁表，然后完成地址映射，接著才能相應存儲器訪問;

整個地址譯碼過程非常長，給實時性帶來非常大的不利影響。所以一般來說帶MMU和Cache的系統(tǒng)在實時性上不如一些簡單的處理器;不過也有一些辦法能夠幫助提高這些系統(tǒng)的實時效率。

一個簡單的辦法是在需要的時候關閉MMU和Cache，這樣就變成一個簡單處理器了，可以馬上提高系統(tǒng)實時性。當然很多情況下這不可行;

在ARM的MMU和 Cache設計中，有一個鎖定的功能，就是說你可以指定某一塊頁表在MMU中不會被更新掉，某一段代碼或數據可以在Cache中鎖定而不會被刷新掉;程序員可以利用這個功能來支持那些實時性要求最高的代碼，保證這些代碼始終能夠得到最快的響應和支持。

2.系統(tǒng)軟件優(yōu)化

在嵌入式系統(tǒng)開發(fā)中，很多系統(tǒng)軟件優(yōu)化的方法都是相同和通用的，多數情況下這種規(guī)則也適用于ARM9E架構上。如果你已經是一個ARM7的編程高手，那么恭喜你，以前你掌握的優(yōu)化方法完全可以用在新的ARM9E平臺上，但是會有一些新的特性需要你加倍注意。最重要的便是Cache的作用，Cache本身并不 帶來編程模型和接口的變化，但是如果我們考察Cache的行為，就能夠發(fā)現對于軟件優(yōu)化，Cache是有比較大的影響的。

Cache在物理上就是一塊高速SRAM，ARM9E的Cache組織寬度(cache line)都是4個word(也就是32個字節(jié));Cache的行為受系統(tǒng)控制器控制而不是程序員，系統(tǒng)控制器會把最近訪問存儲器地址附近的內容復制到Cache中去，這樣，當CPU訪問下一個存儲器單元的時候(這個訪問既可能是取指，也可能是數據)，可能這個存儲器單元的內容已經在Cache里了，所以CPU不需要真的到主存儲器上去讀取內容，而直接讀取Cache高速緩存上面的內容就可以了，從而加快了訪問的速度。

從Cache的工作原理我們可以看 到，其實Cache的調度是基于概率的，CPU要訪問的數據既可能在Cache中已經存在(Cache hit)，也可能沒有存在(Cache miss)。在Cache miss的情況下，CPU訪問存儲器的速度會比沒有Cache的情況更壞，因為CPU除了要從存儲器訪問數據以外，還需要處理Cache hit或miss的判斷，以及Cache內容的刷新等動作。

只有當Cache hit帶來的好處超過Cache miss帶來的犧牲的時候，系統(tǒng)的整體性能才能得到提高，所以Cache的命中率成為一個非常重要的優(yōu)化指標。

根據Cache行為的特點，我們可以直觀地得到提高Cache命中率的一些方法，如盡可能把功能相關的代碼和數據放置在一起，減少跳轉次數;跳轉經常會引起 Cache miss。保持合適的函數大小，不要書寫太多過小的函數體，因為線性的程序執(zhí)行流程是最為Cache友好的。

循環(huán)體最好放置在4個word對齊的地址，這 樣就能保證循環(huán)體在Cache中是行對齊的，并且占用最少的Cache行數，使得被多次調用的循環(huán)體得到更好的執(zhí)行效率。

6

性能和效率的提升

前面介紹了ARM9E相比于ARM7性能上的提高，這不僅表現在ARM9E有更快的主頻、更多的硬件特性上面，還體現在某些指令的執(zhí)行效率上面。執(zhí)行效率我 們可以用CPU的時鐘周期數(Cycle)來衡量;

運行同一段程序，ARM9E的處理器可以比ARM7節(jié)省大約30%左右的時鐘周期。

效率的提高主要來自于ARM9E對于Load-Store指令執(zhí)行效率的增強。我們知道在RISC架構的處理器中，程序中大約有30%的指令是Load- Store指令，這些指令的效率對系統(tǒng)效率的貢獻是最明顯的。

ARM9E中有兩個因素幫助提高Load-Store指令的效率：

1)ARM9內核是哈佛架構，擁有獨立的指令和數據總線;相對應，ARM7內核的指令和數據總線復用的馮諾依曼架構。

2)ARM9的5級流水線設計把存儲器訪問和寄存器寫回放在不同的流水上面。

兩者結合，使得在指令流的執(zhí)行過程中每個CPU時鐘周期都可以完成一個Load或Store指令。

下面的表格比較了ARM7和ARM9處理器之間的Load -Store指令。

從中可以看出所有的Store指令ARM9比ARM7省1個周期，Load指令可以省2個周期(在沒有互鎖的情況下，編譯工具能夠通過 編譯優(yōu)化消除大多數的互鎖可能)。

綜合各種因素，ARM9E處理器擁有非常強大的性能。但是在實際的系統(tǒng)設計中，設計人員并不總是把處理器性能開到最大，理想情況是把處理器和系統(tǒng)運行頻率降低，使得性能剛好能滿足應用需求; 達到節(jié)省功耗和成本的目的。

在評估系統(tǒng)能夠提供的處理器能力過程中，DMIPS指標被很多人采用; 同時它也被廣泛應用于不同處理器間的性能比較。

但是用DMIPS來衡量處理器性能存在很大的缺陷。 DMIPS并非字面上每秒百萬條指令的意思，它是一個測量CPU運行一個叫Dhrystone的測試程序時表現出來的相對性能高低的一個單位(很多場合人們也習慣用MIPS作為這個性能指標的單位)。因為基于程序的測試容易受到惡意優(yōu)化的干擾，并且DMIPS指標值的發(fā)布不受任何機構的監(jiān)督，所以使用DMIPS進行評估時要慎重。

例如對Dhrystone測試程序進行不同的編譯處理，在同一個處理器上運行也可以得出差別很大的結果。

DMIPS另外一個缺點是不能測量處理器的數字信號處理能力和Cache/MMU子系統(tǒng)的性能。因為Dhrystone測試程序不包含DSP表達式，只包含一些整型運算和字符串處理，并且測試程序偏小，幾乎可以完整地放在Cache里面運行而無需與外部存儲器進行交互。這樣就難以反映處理器在一個真實系統(tǒng)中的真正性 能。

一種值得鼓勵的評估方法是站在系統(tǒng)的角度看問題，而不僅僅拘泥于CPU本身;而系統(tǒng)性能評估最好的測試向量就是用戶應用程序或相近的測試程序，這是用戶所需的最真實的結果。

7

ARM9E處理器的DSP運算能力

伴隨應用程序的多樣化和復雜化，諸如多媒體、音視頻功能在嵌入式系統(tǒng)里面也是全面開花。這些應用需要相當的DSP處理能力;如果是在傳統(tǒng)的RISC架構上實 現這些算法，所需的資源(頻率和存儲器等)會非常不經濟。

ARM9E處理器一個非常重要的優(yōu)勢就是擁有輕量級的DSP處理能力，以非常小的成本(CPU增 加功能需要增加硬件)換來了非常實用的DSP性能。

因為CPU的DSP能力并不直接反映在像DMIPS這樣的評測指標中，同時像以前的ARM7處理器中也沒有類似的概念;所以這一點對所有使用ARM9E處理器進行開發(fā)的人來說，都是需要注意的一個要點。

ARM9E的DSP擴展指令，主要包括三個類型:

1)單周期的16x16和32x16 MAC操作，因為數字信號處理中甚少32位寬的操作數，在32位寄存器中可以對操作數分段運算顯得非常有用。

2)對原有的算術運算指令增加了飽和處理擴展，所謂飽和運算，就是當運算結果大于一個上限或小于一個下限時，結果就等于上限或是下限;

飽和處理在音頻數據和視頻像素處理中普遍使用，現在一條單周期飽和運算指令就能夠完成普通RISC指令“運算-判斷-取值”這一系列操作。

3)前導零(CLZ)運算指令，提高了歸一化和浮點運算以及除法操作的性能。

以流行的MP3解碼程序為例。整個解碼過程中前端的三個步驟是運算量最大的，包括比特流的讀入(解包)、霍夫曼譯碼還有反量化采樣(逆變換)。

ARM9E的 DSP指令正好可以高效地完成這些運算。以44.1 KHz@128 kbps碼率的MP3音樂文件為例，ARM7TDMI需要占用20MHz以上的資源，

而ARM926EJ則只要小于10MHz的資源在從ARM7到ARM9的平臺轉變過程中，有一件事情是非常值得慶幸的，即ARM9E能夠完全地向后兼容ARM7上的軟件;并且開發(fā)人員面對的編程模型和架構基礎也保持一致。

但是畢竟ARM9E中增加了很多新的特性，為了充分利用這些新的資源，把系統(tǒng)性能優(yōu)化好，需要我們對ARM9E做更多深入地了解。

---end--

6月中旬來了，有同學詢問我們的淘寶店鋪是否搞降價活動，這里統(tǒng)一回復：產品定價已經很親民，我們不打價格戰(zhàn)，和往年一樣，不參加618大促，目前只有現金獎勵活動(點擊下面標題了解詳情)：

【有獎活動】完成課后作業(yè)：裸機測試界面, 贏取獎金2000元人民幣，

按要求完成最高可獲得2000元現金獎勵~，適合時間充裕還可以賺外快補貼生活費的在校生，何樂而不為？

41人加群，據小編了解目前已有好幾個人正在寫代碼...你還在等什么？

免責聲明：本文系網絡轉載，有改動，版權歸原作者所有。如涉及作品版權問題，請與我們聯(lián)系，我們將根據您提供的版權證明材料確認版權并支付稿酬或者刪除內容。

ARM7簡介

ARM7系列處理器是英國ARM公司設計的主流嵌入式處理器ARM7內核是0.9MIPS/MHz的三級流水線和馮·諾伊曼結構;ARM9內核是5級流水線，提供1.1MIPS/MHz的哈佛結構。ARM7沒有MMU。

ARM7系列包括ARM7TDMI、ARM7TDMI-S、帶有高速緩存處理器宏單元的ARM720T。該系列處理器提供Thumb16位壓縮指令集和EmbededICE軟件調試方式，適用于更大規(guī)模的SoC設計中。ARM7TDMI基于ARM體系結構V4版本，是目前低端的ARM核。

ARM7TDMI處理器是ARM通用32位微處理器家族的成員之一。它具有優(yōu)異的性能，但功耗卻很低，使用門的數量也很少。它屬于精簡指令集計算機(RISC)，比復雜指令集計算機(CISC)要簡單得多。這樣的簡化實現了：高的指令吞吐量;出色的實時中斷響應;小的、高性價比的處理器宏單元。三級流水線：ARM7TDMI處理器使用流水線來增加處理器指令流的速度。這樣可使幾個操作同時進行，并使處理和存儲器系統(tǒng)連續(xù)操作，能提供0.9MIPS/MHz的指令執(zhí)行速度。ARM7TDMI的流水線分3級，分別為：取指、?譯碼、?執(zhí)行。正常操作過程中，在執(zhí)行一條指令的同時對下一條指令進行譯碼，并將第三條指令從存儲器中取出。內同時有5個指令在執(zhí)行。在同樣的加工工藝下，ARM9TDMI處理器的時鐘頻率是ARM7TDMI的1.8～2.2倍。

ARM9簡介

ARM9系列處理器是英國ARM公司設計的主流嵌入式處理器，主要包括ARM9TDMI和ARM9E-S等系列。

ARM9采用哈佛體系結構，指令和數據分屬不同的總線，可以并行處理。在流水線上，ARM7是三級流水線，ARM9是五級流水線。由于結構不同，ARM7的執(zhí)行效率低于ARM9。平時所說的ARM7、ARM9實際上指的是ARM7TDMI、ARM9TDMI軟核，這種處理器軟核并不帶有MMU和cache，不能夠運行諸如linux這樣的嵌入式操作系統(tǒng)。而ARM公司對這種架構進行了擴展，所以有了ARM710T、ARM720T、ARM920T、ARM922T等帶有MMU和cache的處理器內核。

ARM9處理能力

(1)時鐘頻率的提高

ARM7處理器采用3級流水線，而ARM9采用5級流水線。增加的流水線設計提高了時鐘頻率和并行處理能力。5級流水線能夠將每一個指令處理分配到5個時鐘周期內，在每一個時鐘周期內同時有5個指令在執(zhí)行。在同樣的加工工藝下，ARM9TDMI處理器的時鐘頻率是ARM7TDMI的1.8～2.2倍。

(2)指令周期的改進

指令周期的改進對于處理器性能的提高有很大的幫助。性能提高的幅度依賴于代碼執(zhí)行時指令的重疊，這實際上是程序本身的問題。對于采用最高級的語言，一般來說，性能的提高在30%左右。

UCOS簡介

μC/OS II(Micro-Controller OperaTIng System Two)是一個可以基于ROM運行的、可裁剪的、搶占式、實時多任務內核，具有高度可移植性，特別適合于微處理器和控制器，適合很多商業(yè)操作系統(tǒng)性能相當的實時操作系統(tǒng)(RTOS)。為了提供最好的移植性能，μC/OS II最大程度上使用ANSI C語言進行開發(fā)，并且已經移植到近40多種處理器體系上，涵蓋了從8位到64位各種CPU(包括DSP)。 μC/OS II可以簡單的視為一個多任務調度器，在這個任務調度器之上完善并添加了和多任務操作系統(tǒng)相關的系統(tǒng)服務，如信號量、郵箱等。其主要特點有公開源代碼，代碼結構清晰、明了，注釋詳盡，組織有條理，可移植性好，可裁剪，可固化。內核屬于搶占式，最多可以管理60個任務。從1992年開始，由于高度可靠性、魯棒性和安全性，μC/OS II已經廣泛使用在從照相機到航空電子產品的各種應用中。

μC/OS-II實時多任務操作系統(tǒng)內核。它被廣泛應用于微處理器、微控制器和數字信號處理器。 μC/OS-II 的前身是μC/OS，最早出自于1992 年美國嵌入式系統(tǒng)專家Jean J.Labrosse 在《嵌入式系統(tǒng)編程》雜志的5 月和6 月刊上刊登的文章連載，并把μC/OS 的源碼發(fā)布在該雜志的B B S 上。

UCOS應用情況

1) 高優(yōu)先級的任務因為需要某種臨界資源，主動請求掛起，讓出處理器，此時將調度就緒狀態(tài)的低優(yōu)先級任務獲得執(zhí)行，這種調度也稱為任務級的上下文切換。

2) 高優(yōu)先級的任務因為時鐘節(jié)拍到來，在時鐘中斷的處理程序中，內核發(fā)現高優(yōu)先級任務獲得了執(zhí)行條件(如休眠的時鐘到時)，則在中斷態(tài)直接切換到高優(yōu)先級任務執(zhí)行。這種調度也稱為中斷級的上下文切換。 這兩種調度方式在μC/OS-II的執(zhí)行過程中非常普遍，一般來說前者發(fā)生在系統(tǒng)服務中，后者發(fā)生在時鐘中斷的服務程序中。 調度工作的內容可以分為兩部分：最高優(yōu)先級任務的尋找和任務切換。其最高優(yōu)先級任務的尋找是通過建立就緒任務表來實現的。μ C / O S 中的每一個任務都有獨立的堆?？臻g，并有一個稱為任務控制塊TCB(Task Control Block)的數據結構，其中第一個成員變量就是保存的任務堆棧指針。任務調度模塊首先用變量OSTCBHighRdy 記錄當前最高級就緒任務的TCB 地址，然后調用OS_TASK_SW函數來進行任務切換。