EDA技術(shù)與應(yīng)用教程圖書目錄

第1章 EDA技術(shù)概述

1.1 EDA技術(shù)及其發(fā)展

1.2 EDA技術(shù)的主要內(nèi)容

1.3 EDA的設(shè)計(jì)流程

1.4 常用EDA工具

本章小結(jié)

思考練習(xí)

第2章 可編程邏輯器件

2.1 可編程邏輯器件概述

2.1.1 可編程邏輯器件的基本結(jié)構(gòu)

2.1.2 可編程邏輯器件的發(fā)展歷程

2.1.3 可編程邏輯器件的分類

2.1.4 CPLD與FPGA比較

2.2 CPLD的實(shí)現(xiàn)原理與典型結(jié)構(gòu)

2.2.1 CPLD的邏輯實(shí)現(xiàn)原理

2.2.2 典型CPLD器件簡(jiǎn)介--MAX3000A

2.3 FPGA的實(shí)現(xiàn)原理與典型結(jié)構(gòu)

2.3.1 FPGA的邏輯實(shí)現(xiàn)原理

2.3.2 典型FPGA器件簡(jiǎn)介--Cyclone

2.4 FPGA/CPLD產(chǎn)品概述

2.4.1 FPGA/CPLD產(chǎn)品主要廠商

2.4.2 Altera公司的可編程邏輯器件

2.4.3 Xilinx公司的可編程邏輯器件

2.4.4 Lattice公司的可編程邏輯器件

2.4.5 FPGA/CPLD的開發(fā)應(yīng)用選擇

2.5 FPGA/CPLD器件的配置與編程

2.5.1 配置與編程工藝

2.5.2 下載電纜與接口

2.5.3 編程與配置模式

2.5.4 FPGA的配置方式

本章小結(jié)

思考練習(xí)

實(shí)訓(xùn)項(xiàng)目

第3章 QuartusⅡ應(yīng)用基礎(chǔ)

3.1 QuartusⅡ軟件概述

3.1.1 QuartusⅡ軟件簡(jiǎn)介

3.1.2 QuartusⅡ功能特點(diǎn)

3.1.3 QuartusⅡ界面預(yù)覽

3.1.4 QuartusⅡ授權(quán)許可

3.2 QuartusⅡ設(shè)計(jì)流程

3.3 QuartusⅡ設(shè)計(jì)實(shí)例

3.3.1 建立工程文件

3.3.2 設(shè)計(jì)文件輸入

3.3.3 編譯工程文件

3.3.4 建立仿真測(cè)試的矢量波形文件

3.3.5 仿真并觀察RTL電路

3.3.6 分配引腳

3.3.7 編程下載與硬件測(cè)試

本章小結(jié)

思考練習(xí)

實(shí)訓(xùn)項(xiàng)目

第4章 硬件描述語言VHDL

4.1 VHDL語言概述

4.1.1 VHDL簡(jiǎn)介

4.1.2 VHDL優(yōu)點(diǎn)

4.1.3 VHDL實(shí)例

4.2 VHDL程序結(jié)構(gòu)

4.2.1 實(shí)體

4.2.2 結(jié)構(gòu)體

4.2.3 庫

4.2.4 程序包

4.2.5 配置

4.3 VHDL語言要素

4.3.1 VHDL的文字規(guī)則

4.3.2 VHDL的數(shù)據(jù)對(duì)象

4.3.3 VHDL的數(shù)據(jù)類型

4.3.4 VHDL的操作符

4.3.5 VHDL的屬性

4.4 VHDL描述語句

4.4.1 順序描述語句

4.4.2 并行描述語句

4.5 VHDL描述風(fēng)格

4.5.1 行為描述

4.5.2 數(shù)據(jù)流描述

4.5.3 結(jié)構(gòu)描述

4.6 VHDL設(shè)計(jì)方法

4.6.1 電路模塊的劃分與工程文件夾的建立

4.6.2 設(shè)計(jì)底層電路模塊

4.6.3 設(shè)計(jì)電路頂層文件

4.6.4 編譯仿真頂層設(shè)計(jì)文件

4.6.5 下載頂層設(shè)計(jì)文件

本章小結(jié)

思考練習(xí)

實(shí)訓(xùn)項(xiàng)目

第5章 基本數(shù)字單元設(shè)計(jì)

5.1 組合邏輯電路設(shè)計(jì)

5.1.1 運(yùn)算電路設(shè)計(jì)

5.1.2 編碼器設(shè)計(jì)

5.1.3 譯碼器設(shè)計(jì)

5.1.4 數(shù)據(jù)選擇器設(shè)計(jì)

5.1.5 數(shù)據(jù)比較器設(shè)計(jì)

5.1.6 三態(tài)門及總線緩沖器設(shè)計(jì)

5.2 時(shí)序邏輯電路設(shè)計(jì)

5.2.1 觸發(fā)器設(shè)計(jì)

5.2.2 鎖存器設(shè)計(jì)

5.2.3 移位寄存器設(shè)計(jì)

5.2.4 計(jì)數(shù)器設(shè)計(jì)

5.3 狀態(tài)機(jī)設(shè)計(jì)

5.3.1 摩爾狀態(tài)機(jī)設(shè)計(jì)

5.3.2 米利狀態(tài)機(jī)設(shè)計(jì)

5.4 存儲(chǔ)器設(shè)計(jì)

5.4.1 只讀存儲(chǔ)器設(shè)計(jì)

5.4.2 隨機(jī)存儲(chǔ)器設(shè)計(jì)

本章小結(jié)

思考練習(xí)

實(shí)訓(xùn)項(xiàng)目

第6章 EDA技術(shù)綜合應(yīng)用

6.1 數(shù)字鐘的設(shè)計(jì)

6.1.1 設(shè)計(jì)要求

6.1.2 設(shè)計(jì)方案

6.1 _3模塊設(shè)計(jì)

6.1.4 仿真分析

6.2 數(shù)字頻率計(jì)的設(shè)計(jì)

6.2.1 設(shè)計(jì)要求

6.2.2 設(shè)計(jì)方案

6.2.3 模塊設(shè)計(jì)

6.2.4 仿真分析

6.3 函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)

6.3.1 設(shè)計(jì)要求

6.3.2 設(shè)計(jì)方案

6.3.3 模塊設(shè)計(jì)

6.3.4 仿真分析

6.4 交通信號(hào)燈控制器的設(shè)計(jì)

6.4.1 設(shè)計(jì)要求

6.4.2 設(shè)計(jì)方案

6.4.3 模塊設(shè)計(jì)

6.4.4 仿真分析

6.5 數(shù)字電壓表設(shè)計(jì)

6.5.1 設(shè)計(jì)要求

6.5.2 設(shè)計(jì)方案

6.5.3 模塊設(shè)計(jì)

6.5.4 仿真分析

6.6 出租車計(jì)費(fèi)系統(tǒng)

6.6.1 設(shè)計(jì)要求

6.6.2 設(shè)計(jì)方案

6.6.3 模塊設(shè)計(jì)

6.6.4 仿真分析

附錄 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)簡(jiǎn)介

附錄A GW48系列EDA/SOPC系統(tǒng)使用說明

A.1 GW48教學(xué)實(shí)驗(yàn)系統(tǒng)實(shí)驗(yàn)電路結(jié)構(gòu)圖

A.2 GW48結(jié)構(gòu)圖信號(hào)與芯片引腳對(duì)照表

附錄B AlteraDE2開發(fā)板使用方法

B.1 AlteraDE2開發(fā)板的結(jié)構(gòu)

B.2 DE2開發(fā)板與目標(biāo)芯片的引腳連接

參考答案

參考文獻(xiàn)

《EDA技術(shù)與應(yīng)用教程》是全國(guó)高職高專教育電子電氣類專業(yè)規(guī)劃教材之一。

該書主要介紹EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);以及EDA技術(shù)的開發(fā)過程、開發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計(jì)過程中常見工程問題的處理等?！禘DA技術(shù)及應(yīng)用教程》從教學(xué)和應(yīng)用的角度出發(fā)，首先介紹了EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);然后，以EDA應(yīng)用為目的，通過EDA實(shí)例詳細(xì)介紹了EDA技術(shù)的開發(fā)過程、開發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計(jì)過程中常見工程問題的處理;最后，介紹了工程中典型的EDA設(shè)計(jì)實(shí)例。

《EDA技術(shù)及應(yīng)用教程》各章節(jié)均配有習(xí)題及設(shè)計(jì)實(shí)例練習(xí)，便于讀者學(xué)習(xí)和教學(xué)使用。

《EDA技術(shù)及應(yīng)用教程》可作為高等院校電子、通信、自動(dòng)化及計(jì)算機(jī)等專業(yè)EDA應(yīng)用技術(shù)的教學(xué)用書，也可作為高職院校相關(guān)專業(yè)的教學(xué)參考用書。

第一篇 EDA技術(shù)基礎(chǔ)

第1章 概述

1.1 EDA技術(shù)的含義

1.2 EDA技術(shù)的主要內(nèi)容

1.3 EDA技術(shù)的特點(diǎn)及發(fā)展趨勢(shì)

第2章 可編程邏輯器件

2.1 概述

2.2 大規(guī)模可編程邏輯器件

2.3 Altera新型系列器件簡(jiǎn)介

2.4 FPGA/CPLD器件的配置與編程

第3章 QuartusⅡ設(shè)計(jì)基礎(chǔ)

3.1 概述

3.2 QuartusⅡ的安裝與授權(quán)

3.3 QuartusⅡ設(shè)計(jì)流程

3.4 QuartusⅡ設(shè)計(jì)實(shí)例

第4章 硬件描述語言VHDL語法概要

4.1 概述

4.2 VHDL程序基本結(jié)構(gòu)

4.3 VHDL語言要素

4.4 VHDL的基本描述語句

4.5 子程序、程序包和配置

第5章 常用模塊電路的VHDL設(shè)計(jì)

5.1 常用組合邏輯電路的設(shè)計(jì)

5.2 時(shí)序邏輯電路的設(shè)計(jì)

5.3 狀態(tài)機(jī)的設(shè)計(jì)

5.4 存儲(chǔ)器的設(shè)計(jì)

第二篇 實(shí)戰(zhàn)訓(xùn)練

第6章 基礎(chǔ)訓(xùn)練

6.1 一位全加器原理圖輸入設(shè)計(jì)

6.2 譯碼顯示電路的設(shè)計(jì)

6.3 含異步清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器的設(shè)計(jì)

6.4 數(shù)控分頻器的設(shè)計(jì)

6.5 用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì)

6.6 簡(jiǎn)易正弦信號(hào)發(fā)送器的設(shè)計(jì)

第7章 綜合訓(xùn)練

7.1 鍵盤輸入電路的設(shè)計(jì)

7.2 動(dòng)態(tài)輸出4位十進(jìn)制頻率計(jì)的設(shè)計(jì)

7.3 數(shù)字鐘的設(shè)計(jì)

7.4 DDS信號(hào)源的設(shè)計(jì)

7.5 基于Dsp Builder使用IP Core的FIR濾波器的設(shè)計(jì)

7.6 基于NiosⅡ的SD卡音樂播放器的實(shí)現(xiàn)

·收起全部<<

《高等職業(yè)教育教學(xué)改革系列規(guī)劃教材·電子信息類:EDA技術(shù)與實(shí)踐教程(附光盤1張)》提供了參考授課計(jì)劃及自學(xué)建議;第1章概述了EDA技術(shù)的主要內(nèi)容;第2章簡(jiǎn)要介紹了FPGA/CPLD的結(jié)構(gòu)與工作原理及其配置與編程方法;第3章介紹了Quartus Ⅱ設(shè)計(jì)流程及6個(gè)設(shè)計(jì)實(shí)例;第4章介紹了硬件描述語言VHDL語法概要;第5章用VHDL給出了常用單元電路的設(shè)計(jì);第6章由淺入深精選了6個(gè)基礎(chǔ)訓(xùn)練項(xiàng)目;第7章精選了6個(gè)綜合訓(xùn)練項(xiàng)目。本教材提供的所有VHDL代碼均在Altera推廣型開發(fā)工具Quartus Ⅱ 9.0+SP1上綜合通過，部分例題給出了仿真結(jié)果，另附Quartus Ⅱ開發(fā)工具及相關(guān)資料DVD光盤一張。

《高等職業(yè)教育教學(xué)改革系列規(guī)劃教材·電子信息類:EDA技術(shù)與實(shí)踐教程(附光盤1張)》可作為各高職院校電子類、通信類及計(jì)算機(jī)類等相關(guān)專業(yè)二年級(jí)及以上學(xué)生的教材，也可作為電子技術(shù)工程技術(shù)人員的參考用書。