本書(shū)系《EDA技術(shù)及應(yīng)用(第二版)》的姊妹篇,旨在通過(guò)對(duì)諸多案例的系統(tǒng)分析、建模、程序設(shè)計(jì)實(shí)現(xiàn)和設(shè)計(jì)技巧進(jìn)行分析,全面提高讀者EDA技術(shù)綜合應(yīng)用的能力。
本書(shū)首先闡述了EDA技術(shù)綜合應(yīng)用的形式、設(shè)計(jì)方法與建模、典型單元電路的設(shè)計(jì)、主要軟件及設(shè)備、PCB的設(shè)計(jì)與制作等基礎(chǔ)知識(shí),接著介紹了多路彩燈控制器、智力搶答器、電子密碼鎖、微波爐控制器、交通控制器、綜合計(jì)時(shí)系統(tǒng)、數(shù)據(jù)采集控制系統(tǒng)、電梯控制器、車(chē)載DVD位控系統(tǒng)、直接數(shù)字頻率合成器DDS、圖像邊緣檢測(cè)器等11個(gè)EDA技術(shù)綜合應(yīng)用系統(tǒng)的設(shè)計(jì),以及等精度數(shù)字頻率計(jì)、出租車(chē)計(jì)費(fèi)系統(tǒng)、低頻數(shù)字相位測(cè)量?jī)x、電壓控制LC振蕩控制器等4個(gè)EDA和單片機(jī)綜合應(yīng)用系統(tǒng)的設(shè)計(jì)。每個(gè)案例詳細(xì)闡述了系統(tǒng)設(shè)計(jì)方案、VHDL源程序以及單片機(jī)匯編語(yǔ)言源程序、系統(tǒng)仿真/硬件驗(yàn)證及設(shè)計(jì)技巧分析等內(nèi)容,同時(shí)還給每個(gè)系統(tǒng)提供了進(jìn)一步擴(kuò)展的思路。
出版社: 西安電子科技大學(xué)出版社; 第1版 (2004年11月1日)
平裝:
開(kāi)本:
ISBN: 9787560614465, 7560614469
條形碼: 9787560614465
產(chǎn)品尺寸及重量: 25.8 x 18.4 x 1.6 cm ; 540 g
ASIN: B0011Y1W7E
光電檢測(cè)技術(shù)的內(nèi)容簡(jiǎn)介
該書(shū)共分11章,主要描述了光電檢測(cè)技術(shù)的基本概念,基礎(chǔ)知識(shí),各種檢測(cè)器件的結(jié)構(gòu)、原理、特性參數(shù)、應(yīng)用,光電檢測(cè)電路的設(shè)計(jì),光電信號(hào)的數(shù)據(jù)與計(jì)算機(jī)接口,光電信號(hào)的變換和檢測(cè)技術(shù),光電信號(hào)變換形式和檢測(cè)方...
果樹(shù)嫁接技術(shù)圖解的內(nèi)容簡(jiǎn)介
作者以圖文結(jié)合、注重圖解的方式,系統(tǒng)地介紹了果樹(shù)24種嫁接方法和25種應(yīng)用技術(shù)。內(nèi)容包括:什么叫果樹(shù)嫁接,果樹(shù)為什么要嫁接,果樹(shù)嫁接成活的原理,接穗的選擇、貯藏與蠟封,嫁接時(shí)期及嫁接工具和用品,嫁接方...
建設(shè)工程技術(shù)與計(jì)量的內(nèi)容簡(jiǎn)介
難題解析部分選取具有代表性的多考點(diǎn)難題進(jìn)行詳細(xì)解析,向考生傳授正確的解題思路和規(guī)范的解題步驟。
格式:pdf
大?。?span id="m9sdaxo" class="single-tag-height">24KB
頁(yè)數(shù): 15頁(yè)
評(píng)分: 4.4
綠色施工技術(shù)內(nèi)容簡(jiǎn)介 --------------建筑 業(yè) 10 項(xiàng)新技術(shù)之一 綠色施工技術(shù)是指在工程建設(shè)中,在保證質(zhì)量和安全 等基本要求的前提下,通過(guò)科學(xué)管理和技術(shù)進(jìn)步,最大限度地節(jié)約資源, 減少對(duì)環(huán)境負(fù)面影響的施工活動(dòng),綠色施工是可持續(xù)發(fā)展思想在工程施 工中的具體應(yīng)用和體現(xiàn)。 首先綠色施工技術(shù)并不是獨(dú)立于傳統(tǒng)施工技術(shù) 的全新技術(shù),而是對(duì)傳統(tǒng)施工技術(shù)的改進(jìn),是符合可持續(xù)發(fā)展的施工技 術(shù),其最大限度地節(jié)約資源并減少對(duì)環(huán)境負(fù)面影響的施工活動(dòng),使施工 過(guò)程真正做到 “四節(jié)一環(huán)保 ”,對(duì)于促使環(huán)境友好、提升建筑業(yè)整體水平具 有重要意義。 一、綠色施工技術(shù)的編寫(xiě)基礎(chǔ)和新增內(nèi)容 綠色施工技術(shù)是 以建筑業(yè) 10 項(xiàng)新技術(shù)( 2005) 中第七章建筑節(jié)能技術(shù)為基礎(chǔ)編寫(xiě)的,因 此保留了節(jié)能型圍護(hù)結(jié)構(gòu)應(yīng)用技術(shù)、新型墻體材料應(yīng)用技術(shù)及施工
格式:pdf
大小:24KB
頁(yè)數(shù): 未知
評(píng)分: 4.3
《建筑技術(shù)及設(shè)計(jì)》內(nèi)容簡(jiǎn)介《建筑技術(shù)及設(shè)計(jì)》旨在推廣國(guó)內(nèi)外建筑新技術(shù)、新產(chǎn)品、新工藝、新材料的理論研究文章,及建筑設(shè)計(jì)新思想。主要欄目;專(zhuān)題探索——探討建筑設(shè)計(jì)技術(shù)與裝飾意念;展覽巡禮——介紹各國(guó)展覽動(dòng)向和路線(xiàn);產(chǎn)品細(xì)說(shuō)——介紹最新建筑設(shè)計(jì)材料施工技術(shù)等;工程
《EDA技術(shù)與應(yīng)用教程》是全國(guó)高職高專(zhuān)教育電子電氣類(lèi)專(zhuān)業(yè)規(guī)劃教材之一。
該書(shū)主要介紹EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語(yǔ)言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);以及EDA技術(shù)的開(kāi)發(fā)過(guò)程、開(kāi)發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計(jì)過(guò)程中常見(jiàn)工程問(wèn)題的處理等。《EDA技術(shù)及應(yīng)用教程》從教學(xué)和應(yīng)用的角度出發(fā),首先介紹了EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語(yǔ)言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);然后,以EDA應(yīng)用為目的,通過(guò)EDA實(shí)例詳細(xì)介紹了EDA技術(shù)的開(kāi)發(fā)過(guò)程、開(kāi)發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計(jì)過(guò)程中常見(jiàn)工程問(wèn)題的處理;最后,介紹了工程中典型的EDA設(shè)計(jì)實(shí)例。
《EDA技術(shù)及應(yīng)用教程》各章節(jié)均配有習(xí)題及設(shè)計(jì)實(shí)例練習(xí),便于讀者學(xué)習(xí)和教學(xué)使用。
《EDA技術(shù)及應(yīng)用教程》可作為高等院校電子、通信、自動(dòng)化及計(jì)算機(jī)等專(zhuān)業(yè)EDA應(yīng)用技術(shù)的教學(xué)用書(shū),也可作為高職院校相關(guān)專(zhuān)業(yè)的教學(xué)參考用書(shū)。
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)及其發(fā)展
1.2 EDA技術(shù)的主要內(nèi)容
1.3 EDA的設(shè)計(jì)流程
1.4 常用EDA工具
本章小結(jié)
思考練習(xí)
第2章 可編程邏輯器件
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的基本結(jié)構(gòu)
2.1.2 可編程邏輯器件的發(fā)展歷程
2.1.3 可編程邏輯器件的分類(lèi)
2.1.4 CPLD與FPGA比較
2.2 CPLD的實(shí)現(xiàn)原理與典型結(jié)構(gòu)
2.2.1 CPLD的邏輯實(shí)現(xiàn)原理
2.2.2 典型CPLD器件簡(jiǎn)介--MAX3000A
2.3 FPGA的實(shí)現(xiàn)原理與典型結(jié)構(gòu)
2.3.1 FPGA的邏輯實(shí)現(xiàn)原理
2.3.2 典型FPGA器件簡(jiǎn)介--Cyclone
2.4 FPGA/CPLD產(chǎn)品概述
2.4.1 FPGA/CPLD產(chǎn)品主要廠(chǎng)商
2.4.2 Altera公司的可編程邏輯器件
2.4.3 Xilinx公司的可編程邏輯器件
2.4.4 Lattice公司的可編程邏輯器件
2.4.5 FPGA/CPLD的開(kāi)發(fā)應(yīng)用選擇
2.5 FPGA/CPLD器件的配置與編程
2.5.1 配置與編程工藝
2.5.2 下載電纜與接口
2.5.3 編程與配置模式
2.5.4 FPGA的配置方式
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第3章 QuartusⅡ應(yīng)用基礎(chǔ)
3.1 QuartusⅡ軟件概述
3.1.1 QuartusⅡ軟件簡(jiǎn)介
3.1.2 QuartusⅡ功能特點(diǎn)
3.1.3 QuartusⅡ界面預(yù)覽
3.1.4 QuartusⅡ授權(quán)許可
3.2 QuartusⅡ設(shè)計(jì)流程
3.3 QuartusⅡ設(shè)計(jì)實(shí)例
3.3.1 建立工程文件
3.3.2 設(shè)計(jì)文件輸入
3.3.3 編譯工程文件
3.3.4 建立仿真測(cè)試的矢量波形文件
3.3.5 仿真并觀(guān)察RTL電路
3.3.6 分配引腳
3.3.7 編程下載與硬件測(cè)試
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第4章 硬件描述語(yǔ)言VHDL
4.1 VHDL語(yǔ)言概述
4.1.1 VHDL簡(jiǎn)介
4.1.2 VHDL優(yōu)點(diǎn)
4.1.3 VHDL實(shí)例
4.2 VHDL程序結(jié)構(gòu)
4.2.1 實(shí)體
4.2.2 結(jié)構(gòu)體
4.2.3 庫(kù)
4.2.4 程序包
4.2.5 配置
4.3 VHDL語(yǔ)言要素
4.3.1 VHDL的文字規(guī)則
4.3.2 VHDL的數(shù)據(jù)對(duì)象
4.3.3 VHDL的數(shù)據(jù)類(lèi)型
4.3.4 VHDL的操作符
4.3.5 VHDL的屬性
4.4 VHDL描述語(yǔ)句
4.4.1 順序描述語(yǔ)句
4.4.2 并行描述語(yǔ)句
4.5 VHDL描述風(fēng)格
4.5.1 行為描述
4.5.2 數(shù)據(jù)流描述
4.5.3 結(jié)構(gòu)描述
4.6 VHDL設(shè)計(jì)方法
4.6.1 電路模塊的劃分與工程文件夾的建立
4.6.2 設(shè)計(jì)底層電路模塊
4.6.3 設(shè)計(jì)電路頂層文件
4.6.4 編譯仿真頂層設(shè)計(jì)文件
4.6.5 下載頂層設(shè)計(jì)文件
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第5章 基本數(shù)字單元設(shè)計(jì)
5.1 組合邏輯電路設(shè)計(jì)
5.1.1 運(yùn)算電路設(shè)計(jì)
5.1.2 編碼器設(shè)計(jì)
5.1.3 譯碼器設(shè)計(jì)
5.1.4 數(shù)據(jù)選擇器設(shè)計(jì)
5.1.5 數(shù)據(jù)比較器設(shè)計(jì)
5.1.6 三態(tài)門(mén)及總線(xiàn)緩沖器設(shè)計(jì)
5.2 時(shí)序邏輯電路設(shè)計(jì)
5.2.1 觸發(fā)器設(shè)計(jì)
5.2.2 鎖存器設(shè)計(jì)
5.2.3 移位寄存器設(shè)計(jì)
5.2.4 計(jì)數(shù)器設(shè)計(jì)
5.3 狀態(tài)機(jī)設(shè)計(jì)
5.3.1 摩爾狀態(tài)機(jī)設(shè)計(jì)
5.3.2 米利狀態(tài)機(jī)設(shè)計(jì)
5.4 存儲(chǔ)器設(shè)計(jì)
5.4.1 只讀存儲(chǔ)器設(shè)計(jì)
5.4.2 隨機(jī)存儲(chǔ)器設(shè)計(jì)
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第6章 EDA技術(shù)綜合應(yīng)用
6.1 數(shù)字鐘的設(shè)計(jì)
6.1.1 設(shè)計(jì)要求
6.1.2 設(shè)計(jì)方案
6.1 _3模塊設(shè)計(jì)
6.1.4 仿真分析
6.2 數(shù)字頻率計(jì)的設(shè)計(jì)
6.2.1 設(shè)計(jì)要求
6.2.2 設(shè)計(jì)方案
6.2.3 模塊設(shè)計(jì)
6.2.4 仿真分析
6.3 函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)
6.3.1 設(shè)計(jì)要求
6.3.2 設(shè)計(jì)方案
6.3.3 模塊設(shè)計(jì)
6.3.4 仿真分析
6.4 交通信號(hào)燈控制器的設(shè)計(jì)
6.4.1 設(shè)計(jì)要求
6.4.2 設(shè)計(jì)方案
6.4.3 模塊設(shè)計(jì)
6.4.4 仿真分析
6.5 數(shù)字電壓表設(shè)計(jì)
6.5.1 設(shè)計(jì)要求
6.5.2 設(shè)計(jì)方案
6.5.3 模塊設(shè)計(jì)
6.5.4 仿真分析
6.6 出租車(chē)計(jì)費(fèi)系統(tǒng)
6.6.1 設(shè)計(jì)要求
6.6.2 設(shè)計(jì)方案
6.6.3 模塊設(shè)計(jì)
6.6.4 仿真分析
附錄 EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)簡(jiǎn)介
附錄A GW48系列EDA/SOPC系統(tǒng)使用說(shuō)明
A.1 GW48教學(xué)實(shí)驗(yàn)系統(tǒng)實(shí)驗(yàn)電路結(jié)構(gòu)圖
A.2 GW48結(jié)構(gòu)圖信號(hào)與芯片引腳對(duì)照表
附錄B AlteraDE2開(kāi)發(fā)板使用方法
B.1 AlteraDE2開(kāi)發(fā)板的結(jié)構(gòu)
B.2 DE2開(kāi)發(fā)板與目標(biāo)芯片的引腳連接
參考答案
參考文獻(xiàn)