FPGA芯片解密

具有 100k 系統(tǒng)門 1/13 英寸 CMOS VGA (640x480) 彩色攝像機(jī)模塊的 Xilinx Spartan 3E FPGA

用于圖形/視頻緩沖器的 1MB 異步 10nsec SRAM

用于提高 LCD 性能的存儲器映射 LCD I/F

用于存儲配置數(shù)據(jù)的 1KB I2C 存儲器

用于 FPGA 編程的標(biāo)準(zhǔn) 1 x 6 和 2 x 5 接頭

8 個 FPGA 測試板(可提供 3 個 I/O 和 5 個輸入)為用戶提供了靈活的功能

8 個 FPGA 測試板可提供 5 個輸入和 3 個 I/O，便于用戶在 GPM D16-A12 模式下以 50MHz 的頻率進(jìn)行 EPI

第1章FPGA概述

1.1FPGA的發(fā)展歷程

1.2FPGA的基本原理

1.2.1基于查找表的FPGA的基本結(jié)構(gòu)及邏輯實(shí)現(xiàn)原理

1.2.2基于乘積項的FPGA的基本結(jié)構(gòu)及邏輯實(shí)現(xiàn)原理

1.2.3FPGA的配置應(yīng)用

1.3FPGA的設(shè)計方法

1.4FPGA的設(shè)計流程

1.4.1基于"自頂向下"設(shè)計方法的FPGA設(shè)計流程

1.4.2基于"自頂向下"設(shè)計流程的優(yōu)點(diǎn)

1.5總結(jié)與結(jié)論

第2章硬件描述語言入門

2.1VHDL入門

2.1.1VHDL的模塊組織

2.1.2基本的數(shù)據(jù)類型及常量、變量、信號

2.1.3運(yùn)算符及表達(dá)式

2.1.4VHDL基本語句

2.1.5典型電路的設(shè)計

2.2VerilogHDL入門

2.2.1VerilogHDL模塊的結(jié)構(gòu)

2.2.2基本的數(shù)據(jù)類型及常量、變量

2.2.3運(yùn)算符及表達(dá)式

2.2.4語句

2.2.5典型電路的設(shè)計

2.2.6小結(jié)

2.3總結(jié)與結(jié)論

第3章簡單電路的HDL設(shè)計

3.1基本組合邏輯運(yùn)算

3.1.1與運(yùn)算

3.1.2或運(yùn)算

3.1.3異或運(yùn)算

3.1.4與非運(yùn)算

3.1.5二選一多路選擇器

3.1.6兩位比較器

3.2基本時序器件--寄存器

3.2.1D觸發(fā)器

3.2.2T觸發(fā)器

3.2.3J-K觸發(fā)器

3.2.4時序器件--移位寄存器

3.3簡單數(shù)學(xué)運(yùn)算

3.3.14位加法器

3.3.24位計數(shù)器

3.3.34位乘法器

3.4總結(jié)與結(jié)論

第4章FPGA的同步設(shè)計

4.1同步的定義

4.2同步部件

4.2.1基本的同步部件

4.2.2同步清除D型觸發(fā)器

4.2.3E型觸發(fā)器

4.2.4T型觸發(fā)器

4.2.5同步R-S觸發(fā)器

4.2.6R型觸發(fā)器

4.3狀態(tài)產(chǎn)生

4.3.1狀態(tài)的無條件執(zhí)行

4.3.2狀態(tài)的有條件執(zhí)行

4.4中央允許產(chǎn)生器

4.5同步清除

4.6時鐘歪斜的清除

4.7異步接口

4.7.1互相同步的系統(tǒng)

4.7.2互相異步的系統(tǒng)

4.7.3同步系統(tǒng)的異步輸入

4.7.4握手發(fā)送數(shù)據(jù)的安全性

4.7.5微處理器存儲器映射中的FPGA

4.7.6亞穩(wěn)定性

4.7.7小結(jié)

4.8總結(jié)與結(jié)論

第5章常見的FPGA設(shè)計實(shí)例

……

第6章FPGA的配置與編程

第7章3DES算法的FPGA實(shí)現(xiàn)及其在3DES-PCI安全卡中的應(yīng)用

第8章FPGA發(fā)展趨勢

附錄1世界著名的FPGA廠商

附錄2常用的FPGA開發(fā)工具

參考文獻(xiàn)