標(biāo)準(zhǔn)單元庫(kù)標(biāo)準(zhǔn)單元的應(yīng)用

標(biāo)準(zhǔn)單元通?？梢詰?yīng)用在數(shù)字電路設(shè)計(jì)中的綜合和布局布線(xiàn)階段。

在使用布局級(jí)網(wǎng)表和單元級(jí)庫(kù)版圖，布線(xiàn)工具可以增加信號(hào)連接線(xiàn)和電源線(xiàn)。

從圖1可以大致了解標(biāo)準(zhǔn)單元的種類(lèi)。一般來(lái)說(shuō)各種門(mén)電路，觸發(fā)器及各種I/O單元是一個(gè)標(biāo)準(zhǔn)單元庫(kù)所必須的配置，這些配置可以滿(mǎn)足一個(gè)純數(shù)字電路ASIC電路的設(shè)計(jì)需要，其他宏單元（含模擬宏單元）在許多工藝線(xiàn)往往有作為IP形式提供，所以也可以不完全納入標(biāo)準(zhǔn)單元庫(kù)中 。

圖1 單元庫(kù)種類(lèi)

a）標(biāo)準(zhǔn)單元

標(biāo)準(zhǔn)單元包括反相器、與門(mén)、寄存器、選擇器、全加器等多種基本單元，每一個(gè)標(biāo)準(zhǔn)單元對(duì)應(yīng)著多個(gè)不同尺寸(W/L)、不同驅(qū)動(dòng)能力的單元電路，而且不同驅(qū)動(dòng)強(qiáng)度電路都是基本尺寸或最小尺寸的整倍數(shù)。 單元庫(kù)的多樣性可以有效提髙綜合工具和自動(dòng)布局布線(xiàn)工具的效率，同時(shí)也使得設(shè)計(jì)者可以更加自由地在性能、面積、功耗和成本之間進(jìn)行優(yōu)化。

為了實(shí)現(xiàn)工具的自動(dòng)布局布線(xiàn)，建庫(kù)時(shí)即在標(biāo)準(zhǔn)單元版圖設(shè)計(jì)時(shí)有許多特殊的設(shè)計(jì)規(guī)則，大致如下：

1. 所有單元都是等髙的矩形,或者髙度是基本高度的整數(shù)倍，以確保電路設(shè)計(jì)階段不會(huì)使用其他非常規(guī)的尺寸。

2. 為保證各單元與其他單元放置時(shí)不引起 DRC錯(cuò)誤,所有版圖要用預(yù)先定義的模板進(jìn)行設(shè)計(jì)，

3. 由于經(jīng)典布線(xiàn)器采用基于網(wǎng)格的方法進(jìn)行布線(xiàn)連接，這一方法可以簡(jiǎn)化布線(xiàn)工具的算法，減小計(jì)算機(jī)占用的內(nèi)存資源。 因此所有單元的輸人輸出端口的位置、大小、形狀都盡童滿(mǎn)足網(wǎng)格間距的要求，以提高布線(xiàn)器的效率.

4. 電源線(xiàn)和地線(xiàn)一般位于單元的上下邊界，以便于連接共享，減小芯片面積。

b) 模塊單元

模塊單元(block)包括各種規(guī)模的數(shù)字模塊:RAM、ROM、COT、IP、電壓比較器等，也包括模擬模塊:運(yùn)算放大器、ADC/DAC、鎖相環(huán)、振蕩器等。

模塊單元的版圖實(shí)現(xiàn)及其物理建庫(kù)與標(biāo)準(zhǔn)單元相似。對(duì)于 RAM 或 ROM模塊單元的建庫(kù)，可以仿照標(biāo)準(zhǔn)單元的過(guò)程，先建立RAM或ROM基本單元，再根據(jù)比特(bit)長(zhǎng)和字(word)長(zhǎng)，用半自動(dòng)化的方法自底向上堆砌生成版圖。對(duì)于具有特殊要求的數(shù)字模塊，如IP和COT 模塊，則通過(guò)全定制的方法建立版圖供建庫(kù)使用。

c）I/O單元

芯片與印刷電路板通信的接口電路統(tǒng)稱(chēng)為 I/O 電路。它作為芯片與外界通信的接口必須具有較大的驅(qū)動(dòng)能力，抵御靜電放電的能力，抗噪聲干擾的能力以及足夠的帶寬和過(guò)電保護(hù)功能。 I/O 的種類(lèi)包括輸入 1/0、輸出 I/O、雙向輸人輸出 I/O、供電 I/O 和接地 I/O。I/O的組成大致可分為三部分，即 PAD接口、信號(hào)緩沖電路和靜電放電保護(hù)電路 ESD。

標(biāo)準(zhǔn)單元庫(kù)，包括版圖庫(kù)、符號(hào)庫(kù)、電路邏輯庫(kù)等。包含了組合邏輯、時(shí)序邏輯、功能單元和特殊類(lèi)型單元。是集成電路芯片后端設(shè)計(jì)過(guò)程中的基礎(chǔ)部分。運(yùn)用預(yù)先設(shè)計(jì)好的優(yōu)化 的庫(kù)單元進(jìn)行自動(dòng)邏輯綜合和版圖布局布線(xiàn)，可以極大地提高設(shè)計(jì)效率，加快產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間。

因此，有實(shí)力的集成電路設(shè)計(jì)公司及加工廠(chǎng)家都應(yīng)該擁有自己的標(biāo)準(zhǔn)單元庫(kù)，建立一套完整的與工藝線(xiàn)相對(duì)應(yīng)的、內(nèi)容豐富的、設(shè)計(jì)合理及參數(shù)正確的單元庫(kù)已成為設(shè)計(jì)必要的條件 。

標(biāo)準(zhǔn)單元庫(kù)用來(lái)為邏輯綜合及布局布線(xiàn)工具提供支持，導(dǎo)出以下文檔用來(lái)進(jìn)行支持：

GDSII文件：包含了單元的版圖信息，用來(lái)合成最終的全芯片版圖；

LEF文件：本文件是SOC ENCOUNTER環(huán)境下用于進(jìn)行布局布線(xiàn)的文件，該文件為布局布線(xiàn)工具提供了工藝信息和各個(gè)單元的幾何特性；

時(shí)序文件：時(shí)序文件用于Design Complier及其他數(shù)字綜合工具進(jìn)行門(mén)級(jí)綜合，用于SOC ENCOUNTER等布局布線(xiàn)工具進(jìn)行時(shí)序優(yōu)化和調(diào)節(jié)。

電路邏輯和符號(hào)庫(kù)：用于進(jìn)行大規(guī)模的芯片電路設(shè)計(jì)。

標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)主要包括電路設(shè)計(jì)和版圖設(shè)計(jì)記憶文檔的提取。其中電路設(shè)計(jì)環(huán)節(jié)要確定庫(kù)容量的確定和時(shí)序曲線(xiàn)的優(yōu)化，在這一設(shè)計(jì)中要最終確定所需的單元類(lèi)型和驅(qū)動(dòng)能力，電路設(shè)計(jì)完畢后進(jìn)行版圖的設(shè)計(jì)，往往通過(guò)全定制的人工設(shè)計(jì)進(jìn)行。不過(guò)也有一些自動(dòng)化的工具進(jìn)行，如CELLERITY和CLIP。

標(biāo)準(zhǔn)單元設(shè)計(jì)的不足之處在于：

(1)標(biāo)準(zhǔn)單元設(shè)計(jì)的原始投入大于門(mén)陣列設(shè)計(jì)。單元庫(kù)的開(kāi)發(fā)需要大量的人力和物力，而且在工藝飛速發(fā)展的今天，能否建立在較長(zhǎng)時(shí)間內(nèi)適應(yīng)技術(shù)發(fā)展和應(yīng)用要求的單元庫(kù)是一個(gè)值得考慮的問(wèn)題。

(2)標(biāo)準(zhǔn)單元庫(kù)的成本比門(mén)陣列高。門(mén)陣列的掩膜版只需要2～4塊，而標(biāo)準(zhǔn)單元所用掩膜版全部需要定制，芯片加工也需經(jīng)歷全過(guò)程，因此成本較高。

(3)標(biāo)準(zhǔn)單元設(shè)計(jì)單元布置和布線(xiàn)優(yōu)化通常更加復(fù)雜。 2100433B

標(biāo)準(zhǔn)單元設(shè)計(jì)過(guò)程一般以原理圖做為設(shè)計(jì)開(kāi)始，然后與電子設(shè)計(jì)自動(dòng)化（EDA）開(kāi)發(fā)商開(kāi)發(fā)的標(biāo)準(zhǔn)單元設(shè)計(jì)工具相銜接。在支持標(biāo)準(zhǔn)單元設(shè)計(jì)的EDA工具中，通常包括原理圖編輯功能，版圖編輯功能以及邏輯和時(shí)序模擬，在各種庫(kù)的支持下通過(guò)這些功能就能進(jìn)行標(biāo)準(zhǔn)單元的設(shè)計(jì)，最后輸出掩模版圖和相應(yīng)的測(cè)試向量提供給廠(chǎng)家用于生產(chǎn)。

與門(mén)陣列設(shè)計(jì)法相比，標(biāo)準(zhǔn)單元設(shè)計(jì)具有如下優(yōu)點(diǎn)：

(1)標(biāo)準(zhǔn)單元設(shè)計(jì)法的布圖方式更加靈活，使得標(biāo)準(zhǔn)單元設(shè)計(jì)可具有100%的連線(xiàn)布通率。

(2)芯片中沒(méi)有無(wú)用的單元和晶體管，所以面積利用率更高。

(3)可以與全定制設(shè)計(jì)方法相結(jié)合，在芯片中加人全定制設(shè)計(jì)功能塊，提高電路的性能。