譯者序
原書(shū)序
前言
第1章緒論
1.1電子設(shè)計(jì)自動(dòng)化(EDA)
1.2VLSI設(shè)計(jì)流程
1.3VLSI設(shè)計(jì)模式
1.4版圖層和設(shè)計(jì)規(guī)則
1.5物理設(shè)計(jì)優(yōu)化
1.6算法和復(fù)雜性
1.7圖論術(shù)語(yǔ)
1.8EDA常用術(shù)語(yǔ)
第1章參考文獻(xiàn)
第2章網(wǎng)表和系統(tǒng)劃分
2.1介紹
2.2術(shù)語(yǔ)
2.3優(yōu)化目標(biāo)
2.4劃分算法
2.4.1KernighanLin(KL)算法
2.4.2擴(kuò)展的KL算法
2.4.3FiducciaMattheyses(FM)算法
2.5多級(jí)劃分框架
2.5.1結(jié)群
2.5.2多級(jí)劃分
2.6基于多FPGA的系統(tǒng)劃分
第2章練習(xí)
第2章參考文獻(xiàn)
第3章芯片規(guī)劃
3.1布圖規(guī)劃介紹
3.2布圖規(guī)劃的優(yōu)化目標(biāo)
3.3術(shù)語(yǔ)
3.4布圖的表示
3.4.1從布圖到一個(gè)約束圖對(duì)
3.4.2從布圖到一個(gè)序列對(duì)
3.4.3從序列對(duì)到一個(gè)布圖
3.5布圖規(guī)劃算法
3.5.1布圖尺寸變化
3.5.2群生長(zhǎng)
3.5.3模擬退火
3.5.4集成布圖規(guī)劃算法
3.6引腳分配
3.7電源和地線布線
3.7.1電源和地線網(wǎng)分布設(shè)計(jì)
3.7.2平面布線
3.7.3網(wǎng)格布線
第3章練習(xí)
第3章參考文獻(xiàn)
第4章全局和詳細(xì)布局
4.1介紹
4.2優(yōu)化目標(biāo)
4.3全局布局
4.3.1最小割布局
4.3.2解析布局
4.3.3模擬退火
4.3.4現(xiàn)代布局算法
4.4合法化和詳細(xì)布局
第4章練習(xí)
第4章參考文獻(xiàn)
第5章總體布線
5.1介紹
5.2術(shù)語(yǔ)和定義
5.3優(yōu)化目標(biāo)
5.4布線區(qū)域的表示
5.5總體布線流程
5.6單網(wǎng)布線
5.6.1直線布線
5.6.2連通圖中的總體布線
5.6.3用Dijkstra算法找最短路徑
5.6.4用A*搜索算法找最短路徑
5.7全網(wǎng)表布線
5.7.1整數(shù)線性規(guī)劃布線
5.7.2拆線重布(RRR)
5.8現(xiàn)代總體布線
5.8.1模式布線
5.8.2協(xié)商擁塞布線
第5章練習(xí)
第5章參考文獻(xiàn)
第6章詳細(xì)布線
6.1術(shù)語(yǔ)
6.2水平和垂直約束圖
6.2.1水平約束圖
6.2.2垂直約束圖
6.3通道布線算法
6.3.1左邊算法
6.3.2狗腿算法
6.4開(kāi)關(guān)盒布線
6.4.1術(shù)語(yǔ)
6.4.2開(kāi)關(guān)盒布線算法
6.5單元上布線算法
6.5.1單元上布線方法
6.5.2單元上布線算法
6.6詳細(xì)布線的現(xiàn)代挑戰(zhàn)
第6章練習(xí)
第6章參考文獻(xiàn)
第7章特殊布線
7.1區(qū)域布線簡(jiǎn)介
7.2區(qū)域布線中的線網(wǎng)順序
7.3非曼哈頓布線
7.3.1八向斯坦納樹(shù)
7.3.2八向迷宮搜索
7.4時(shí)鐘網(wǎng)絡(luò)的基本概念
7.4.1術(shù)語(yǔ)
7.4.2時(shí)鐘樹(shù)布線問(wèn)題的提出
7.5現(xiàn)代時(shí)鐘樹(shù)綜合
7.5.1構(gòu)建全局零偏移時(shí)鐘樹(shù)
7.5.2含擾動(dòng)時(shí)鐘樹(shù)緩沖插入
第7章練習(xí)
第7章參考文獻(xiàn)
第8章時(shí)序收斂
8.1介紹
8.2時(shí)序分析和性能約束
8.2.1靜態(tài)時(shí)序分析
8.2.2使用零松弛法進(jìn)行延遲預(yù)算
8.3時(shí)序驅(qū)動(dòng)布局
8.3.1基于線網(wǎng)的技術(shù)
8.3.2在線性規(guī)劃的布局中使用STA
8.4時(shí)序驅(qū)動(dòng)布線
8.4.1有界半徑有界代價(jià)算法
8.4.2PrimDijkstra算法的折中
8.4.3源匯延遲的最小化
8.5物理綜合
8.5.1改變門大小
8.5.2緩沖插入
8.5.3網(wǎng)表重構(gòu)
8.6性能驅(qū)動(dòng)設(shè)計(jì)流程
8.7結(jié)論
第8章練習(xí)
第8章參考文獻(xiàn)
附錄
附錄A章節(jié)習(xí)題的答案
第2章:網(wǎng)表和系統(tǒng)劃分
第3章:芯片規(guī)劃
第4章:全局和詳細(xì)布局
第5章:總體布線
第6章:詳細(xì)布線
第7章:特殊布線
第8章:時(shí)序收斂
附錄BCMOS單元版圖舉例
微型計(jì)算機(jī)的發(fā)展經(jīng)歷了從集成電路到超大規(guī)模集成電路等幾代的變革,各代變革主要是基于什么?
微型計(jì)算機(jī)的發(fā)展經(jīng)歷了從集成電路到超大規(guī)模集成電路等三代變革,各代變革主要是基于器件集成度的提高,從而帶動(dòng)整機(jī)性能的提高。
第2版前言第1版前言第1章 土方工程1.1 土的分類與工程性質(zhì)1.2 場(chǎng)地平整、土方量計(jì)算與土方調(diào)配1.3 基坑土方開(kāi)挖準(zhǔn)備與降排水1.4 基坑邊坡與坑壁支護(hù)1.5 土方工程的機(jī)械化施工復(fù)習(xí)思考題第2...
世界現(xiàn)代設(shè)計(jì)史的圖書(shū)目錄
前言第一章 現(xiàn)代設(shè)計(jì)和現(xiàn)代設(shè)計(jì)教育現(xiàn)代設(shè)計(jì)的發(fā)展現(xiàn)代設(shè)計(jì)教育第二章 現(xiàn)代設(shè)計(jì)的萌芽與“工藝美術(shù)”運(yùn)動(dòng)工業(yè)革命初期的設(shè)計(jì)發(fā)展?fàn)顩r英國(guó)“工藝美術(shù)”運(yùn)動(dòng)第三章 “新藝術(shù)”運(yùn)動(dòng)“新藝術(shù)”運(yùn)動(dòng)的背景法國(guó)的“新藝...
格式:pdf
大?。?span id="io4u1jl" class="single-tag-height">770KB
頁(yè)數(shù): 5頁(yè)
評(píng)分: 4.5
以Synopsys推出的TCAD軟件TSUPREM-Ⅳ和Medici為藍(lán)本,結(jié)合100nm柵長(zhǎng)PMOSFET的可制造性聯(lián)機(jī)仿真與優(yōu)化實(shí)例,闡述了超大規(guī)模集成電路DFM階段所進(jìn)行的工藝級(jí)、器件物理特性級(jí)優(yōu)化及工藝參數(shù)的提取。
格式:pdf
大?。?span id="cqehxh3" class="single-tag-height">770KB
頁(yè)數(shù): 3頁(yè)
評(píng)分: 4.6
隨著芯片制造工藝的不斷發(fā)展,超大規(guī)模集成電路集成度不斷提高,體積不斷縮小.納米工藝一方面帶來(lái)產(chǎn)品規(guī)模、產(chǎn)品性能的提升,另一方面帶來(lái)了產(chǎn)品可靠性,不可信制造和測(cè)試效率、測(cè)試覆蓋率等諸多問(wèn)題.為應(yīng)對(duì)這些問(wèn)題,設(shè)計(jì)工程師和測(cè)試工程師研發(fā)了很多新的方法,分析了超大規(guī)模集成電路在可靠性設(shè)計(jì)和測(cè)試技術(shù)發(fā)展的最新進(jìn)展,最后指出了VLSI可靠性設(shè)計(jì)和測(cè)試技術(shù)的發(fā)展方向.
《超大規(guī)模集成電路:系統(tǒng)和電路的設(shè)計(jì)原理》系統(tǒng)地介紹了超大規(guī)模集成電路專用芯片的設(shè)計(jì)原理。主要內(nèi)容包括:VLSI基礎(chǔ),包括器件原理、工藝過(guò)程、電路抽象、版圖設(shè)計(jì)等內(nèi)容;微系統(tǒng)設(shè)計(jì),包括IP與SOC、測(cè)試與可測(cè)試性設(shè)計(jì)、微處理器設(shè)計(jì)等內(nèi)容。 2100433B
《超大規(guī)模集成電路:系統(tǒng)和電路的設(shè)計(jì)原理》是由西北工業(yè)大學(xué)計(jì)算機(jī)學(xué)院教授高德遠(yuǎn)、樊曉椏、張盛兵等編著的面向計(jì)算機(jī)專業(yè)和微電子專業(yè)本科生和研究生的大學(xué)VSIL課程教材。該書(shū)系統(tǒng)地介紹了超大規(guī)模集成電路專用芯片的設(shè)計(jì)原理。
集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、超大規(guī)模集成電路、特大規(guī)模集成電路和巨大規(guī)模集成電路等。
小規(guī)模集成電路于1960年出現(xiàn),在一塊硅片上包含10-100個(gè)元件或1-10個(gè)邏輯門。如 邏輯門和觸發(fā)器等。如果用小規(guī)模數(shù)字集成電路(SSI)進(jìn)行設(shè)計(jì)組合邏輯電路時(shí),是以門電路作為電路的基本單元,所以邏輯函數(shù)的化簡(jiǎn)應(yīng)使使用的門電路的數(shù)目最少,而且門的輸入端數(shù)目也最少。
中規(guī)模集成電路(Medium Scale Integration:MSI)
1966年出現(xiàn),在一塊硅片上包含100-1000個(gè)元件或10-100個(gè)邏輯門。如 :集成計(jì)時(shí)器,寄存器,譯碼器等。
如果選用中規(guī)模集成電路(MSI)設(shè)計(jì)組合邏輯電路時(shí),則以所用集成電路個(gè)數(shù)最少,品種最少,同時(shí)集成電路間的連線也最少。這往往需將邏輯函數(shù)表達(dá)式變換成選用電路所要求的表達(dá)形式,有時(shí)可直接用標(biāo)準(zhǔn)范式。
MSI中規(guī)模組合邏輯器件功能雖然比小規(guī)模集成電路SSI強(qiáng),但也不像大規(guī)模集成電路LSI那樣功能專一化,這些器件產(chǎn)品的品種雖然不少,但也不可能完全符合使用者的要求,這就需要將多片級(jí)聯(lián)以擴(kuò)展其功能,而且還可以用一些標(biāo)準(zhǔn)的中規(guī)模繼承組件來(lái)實(shí)現(xiàn)其它一些組合邏輯電路的設(shè)計(jì)。用中規(guī)模集成組件來(lái)進(jìn)行組合邏輯電路設(shè)計(jì)時(shí),其方法是選擇合適的MSI后,將實(shí)際問(wèn)題轉(zhuǎn)化后的邏輯表達(dá)式變換為響應(yīng)的MSI的表達(dá)形式。用MSI設(shè)計(jì)的組合邏輯電路與用門電路設(shè)計(jì)的組合邏輯電路相比,不僅體積小,重量較輕,而且提高了工作的可靠性。
中規(guī)模數(shù)據(jù)選擇起的級(jí)聯(lián)可擴(kuò)展其選擇數(shù)據(jù)的路數(shù),其功能擴(kuò)展不僅可用于組合邏輯電路,而且還可用于時(shí)序邏輯電路。在組合邏輯電路中主要有以下應(yīng)用:
(1)級(jí)聯(lián)擴(kuò)展,以增加選擇的路數(shù)、位數(shù),可實(shí)現(xiàn)由多位到多位的數(shù)據(jù)傳送;
(2)作邏輯函數(shù)發(fā)生器,用以實(shí)現(xiàn)任意組合邏輯電路的設(shè)計(jì)。
大規(guī)模集成電路(Large Scale Integrated circuits:LSI)
1970年出現(xiàn),在一塊硅片上包含103-105個(gè)元件或100-10000個(gè)邏輯門。如 :半導(dǎo)體存儲(chǔ)器,某些計(jì)算機(jī)外設(shè)。628512,628128(128K)最大容量1G。
超大規(guī)模集成電路(Very Large Scale Integrated circuits:VLSI)
在一塊芯片上集成的元件數(shù)超過(guò)10萬(wàn)個(gè),或門電路數(shù)超過(guò)萬(wàn)門的集成電路,稱為超大規(guī)模集成電路。超大規(guī)模集成電路是20世紀(jì)70年代后期研制成功的,主要用于制造存儲(chǔ)器和微處理機(jī)。64k位隨機(jī)存取存儲(chǔ)器是第一代超大規(guī)模集成電路,大約包含15萬(wàn)個(gè)元件,線寬為3微米。
超大規(guī)模集成電路的集成度已達(dá)到600萬(wàn)個(gè)晶體管,線寬達(dá)到0.3微米。用超大規(guī)模集成電路制造的電子設(shè)備,體積小、重量輕、功耗低、可靠性高。利用超大規(guī)模集成電路技術(shù)可以將一個(gè)電子分系統(tǒng)乃至整個(gè)電子系統(tǒng)“集成”在一塊芯片上,完成信息采集、處理、存儲(chǔ)等多種功能。例如,可以將整個(gè)386微處理機(jī)電路集成在一塊芯片上,集成度達(dá)250萬(wàn)個(gè)晶體管。超大規(guī)模集成電路研制成功,是微電子技術(shù)的一次飛躍,大大推動(dòng)了電子技術(shù)的進(jìn)步,從而帶動(dòng)了軍事技術(shù)和民用技術(shù)的發(fā)展。超大規(guī)模集成電路已成為衡量一個(gè)國(guó)家科學(xué)技術(shù)和工業(yè)發(fā)展水平的重要標(biāo)志,也是世界主要工業(yè)國(guó)家,特別是美國(guó)和日本競(jìng)爭(zhēng)最激烈的一個(gè)領(lǐng)域。
特大規(guī)模集成電路(Ultra Large-Scale Integration:ULSI)
1993年隨著集成了1000萬(wàn)個(gè)晶體管的16M FLASH和256M DRAM的研制成功,進(jìn)入了特大規(guī)模集成電路ULSI (Ultra Large-Scale Integration)時(shí)代。特大規(guī)模集成電路的集成組件數(shù)在107~109個(gè)之間。
ULSI電路集成度的迅速增長(zhǎng)主要取決于以下兩個(gè)因素:一是晶體生長(zhǎng)技術(shù)已達(dá)到極高的水平;二是制造設(shè)備不斷完善,加工精度、自動(dòng)化程度和可靠性的提高已使器件尺寸進(jìn)入深亞微米級(jí)領(lǐng)域。硅單晶制備技術(shù)可使晶體徑向參數(shù)均勻,體內(nèi)微缺陷減少,0.1~0.3um大小的缺陷平均可以少于0.05個(gè)/平方厘米。對(duì)電路加工過(guò)程中誘生的缺陷理論模型也有了較為完整的認(rèn)識(shí),由此發(fā)展了一整套晶體的加工工藝。生產(chǎn)電路用的硅片直徑的不斷增大,導(dǎo)致生產(chǎn)效率大幅度提高,硅片的直徑尺寸已達(dá)到12英寸。微缺陷的減少使芯片成品率增加,0.02個(gè)/平方厘米缺陷的硅片可使256MB DRAM的成品率達(dá)到80~90%。
巨大規(guī)模集成電路(Giga Scale Integration:GSI)
1994年由于集成1億個(gè)元件的1G DRAM的研制成功,進(jìn)入巨大規(guī)模集成電路GSI(Giga Scale Integration)時(shí)代。巨大規(guī)模集成電路的集成組件數(shù)在109以上。