差分信號(hào)

布線(xiàn)非常靠近的差分信號(hào)對(duì)相互之間也會(huì)互相緊密耦合，這種互相之間的耦合會(huì)減小EMI發(fā)射，差分信號(hào)線(xiàn)的主要缺點(diǎn)是增加了PCB的面積，本文介紹電路板設(shè)計(jì)過(guò)程中采用差分信號(hào)線(xiàn)布線(xiàn)的布線(xiàn)策略。 眾所周知，信號(hào)存在沿信號(hào)線(xiàn)或者PCB線(xiàn)下面?zhèn)鬏數(shù)奶匦?，即便我們可能并不熟悉單端模式布線(xiàn)策略，單端這個(gè)術(shù)語(yǔ)將信號(hào)的這種傳輸特性與差模和共模種信號(hào)傳輸方式區(qū)別開(kāi)來(lái)，后面這兩種信號(hào)傳輸方式通常更為復(fù)雜。

差模信號(hào)通過(guò)一對(duì)信號(hào)線(xiàn)來(lái)傳輸。一個(gè)信號(hào)線(xiàn)上傳輸我們通常所理解的信號(hào);另一個(gè)信號(hào)線(xiàn)上則傳輸一個(gè)等值而方向相反(至少在理論上是這樣)的信號(hào)。差分和單端模式最初出現(xiàn)時(shí)差異不大，因?yàn)樗械男盘?hào)都存在回路。 單端模式的信號(hào)通常經(jīng)由一個(gè)零電壓的電路(或者稱(chēng)為地)來(lái)返回。差分信號(hào)中的每一個(gè)信號(hào)都要通過(guò)地電路來(lái)返回。由于每一個(gè)信號(hào)對(duì)實(shí)際上是等值而反向的，所以返回電路就簡(jiǎn)單地互相抵消了，因此在零電壓或者是地電路上就不會(huì)出現(xiàn)差分信號(hào)返回的成分。 共模方式是指信號(hào)出現(xiàn)在一個(gè)(差分)信號(hào)線(xiàn)對(duì)的兩個(gè)信號(hào)線(xiàn)上，或者是同時(shí)出現(xiàn)在單端信號(hào)線(xiàn)和地上。對(duì)這個(gè)概念的理解并不直觀，因?yàn)楹茈y想象如何產(chǎn)生這樣的信號(hào)。這主要是因?yàn)橥ǔＮ覀儾⒉簧晒材Ｐ盘?hào)的緣故。共模信號(hào)絕大多數(shù)都是根據(jù)假想情況在電路中產(chǎn)生或者由鄰近的或外界的信號(hào)源耦合進(jìn)來(lái)的噪聲信號(hào)。共模信號(hào)幾乎總是"有害的"，許多設(shè)計(jì)規(guī)則就是專(zhuān)為預(yù)防共模信號(hào)出現(xiàn)而設(shè)計(jì)的。

通常(當(dāng)然也有一些例外)差分信號(hào)也是高速信號(hào)，所以高速設(shè)計(jì)規(guī)則通常也都適用于差分信號(hào)的布線(xiàn)，特別是設(shè)計(jì)傳輸線(xiàn)這樣的信號(hào)線(xiàn)時(shí)更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計(jì)信號(hào)線(xiàn)的布線(xiàn)，以確保信號(hào)線(xiàn)的特征阻抗沿信號(hào)線(xiàn)各處連續(xù)并且保持一個(gè)常數(shù)。 在差分線(xiàn)對(duì)的布局布線(xiàn)過(guò)程中，我們希望差分線(xiàn)對(duì)中的兩個(gè)PCB線(xiàn)完全一致。這就意味著，在實(shí)際應(yīng)用中應(yīng)該盡最大的努力來(lái)確保差分線(xiàn)對(duì)中的PCB線(xiàn)具有完全一樣的阻抗并且布線(xiàn)的長(zhǎng)度也完全一致。差分PCB線(xiàn)通?？偸浅蓪?duì)布線(xiàn)，而且它們之間的距離沿線(xiàn)對(duì)的方向在任意位置都保持為一個(gè)常數(shù)不變。通常情況下，差分線(xiàn)對(duì)的布局布線(xiàn)總是盡可能地靠近。

單端信號(hào)通?？偸菂⒄漳撤N"參考"電平。這種"參考"電平可能是一個(gè)正值電壓也可能是地電壓、一個(gè)器件的閾值電壓、或者是其它什么地方的另外一個(gè)信號(hào)。而另一方面差分信號(hào)則總是參照該差分線(xiàn)對(duì)中的另一方。也就是說(shuō)，如果一個(gè)信號(hào)線(xiàn)(+信號(hào))上的電壓高于另一個(gè)信號(hào)線(xiàn)(-信號(hào))上的電壓，那么我們就可以得到一種邏輯狀態(tài);而如果前者低于后者那么我們就可以得到另外的一種邏輯狀態(tài)。

1. 時(shí)序得到精確的定義，這是由于控制信號(hào)線(xiàn)對(duì)的交叉點(diǎn)要比控制信號(hào)相對(duì)于一個(gè)參考電平的絕對(duì)電壓值來(lái)得簡(jiǎn)單。這也是需要精確實(shí)現(xiàn)差分線(xiàn)對(duì)等長(zhǎng)布線(xiàn)的一個(gè)理由。如果信號(hào)不能同時(shí)到達(dá)差分線(xiàn)對(duì)的另一端的話(huà)，那么源端所能夠提供的任何時(shí)序的控制都會(huì)大打折扣。此外，如果差分線(xiàn)對(duì)遠(yuǎn)端的信號(hào)并非嚴(yán)格意義上的等值而反向，那么就會(huì)出現(xiàn)共模噪聲，而這將導(dǎo)致信號(hào)時(shí)序和EMI方面的問(wèn)題。

2. 由于差分信號(hào)并不參照它們自身以外的任何信號(hào)，并且可以更加嚴(yán)格地控制信號(hào)交叉點(diǎn)的時(shí)序，所以差分電路同常規(guī)的單端信號(hào)電路相比通?？梢怨ぷ髟诟叩乃俣?。 由于差分電路的工作取決于兩個(gè)信號(hào)線(xiàn)(它們的信號(hào)等值而反向)上信號(hào)之間的差值，同周?chē)脑肼曄啾?，得到的信?hào)就是任何一個(gè)單端信號(hào)的兩倍大小。所以，在其它所有情況都一樣的條件下，差分信號(hào)總是具有更高的信噪比因而提供更高的性能。 差分電路對(duì)于差分對(duì)上的信號(hào)電平之間的差異非常靈敏。但是相對(duì)于一些其它的參考(尤其是地)來(lái)說(shuō)，它們對(duì)于差分線(xiàn)上的絕對(duì)電壓值卻不敏感。相對(duì)來(lái)說(shuō)，差分電路對(duì)于類(lèi)似地彈反射和其它可能存在于電源和地平面上的噪聲信號(hào)等這樣的問(wèn)題是不敏感的，而對(duì)共模信號(hào)來(lái)說(shuō)，它們則會(huì)完全一致地出現(xiàn)在每一條信號(hào)線(xiàn)上。 差分信號(hào)對(duì)EMI和信號(hào)之間的串?dāng)_耦合也具有一定的免疫能力。如果一對(duì)差分信號(hào)線(xiàn)對(duì)的布線(xiàn)非常緊湊，那么任何外部耦合的噪聲都會(huì)相同程度地耦合到線(xiàn)對(duì)中的每一條信號(hào)線(xiàn)上。所以耦合的噪聲就成為"共模"噪聲，而差分信號(hào)電路對(duì)這種信號(hào)具有非常完美的免疫能力。如果線(xiàn)對(duì)是絞合在一起的(比如雙絞線(xiàn))，那么信號(hào)線(xiàn)對(duì)耦合噪聲的免疫能力會(huì)更強(qiáng)。由于不可能在PCB上很方便地實(shí)現(xiàn)差分信號(hào)的絞合，那么盡可能地將它們的布線(xiàn)靠近在一起就成為實(shí)際應(yīng)用中一種非常好的辦法。 布線(xiàn)非?？拷牟罘中盘?hào)對(duì)相互之間也會(huì)互相緊密耦合。這種互相之間的耦合會(huì)減小EMI發(fā)射，特別是同單端PCB信號(hào)線(xiàn)相比?？梢赃@樣想象，差分信號(hào)中每一條信號(hào)線(xiàn)對(duì)外的輻射是大小相等而方向相反，因此會(huì)相互抵消，就像信號(hào)在雙絞線(xiàn)中的情況一樣。差分信號(hào)在布線(xiàn)時(shí)靠得越近，相互之間的耦合也就越強(qiáng)，因而對(duì)外的EMI輻射也就越小。 差分電路的主要缺點(diǎn)就是增加了PCB線(xiàn)。所以，如果應(yīng)用過(guò)程中不能發(fā)揮差分信號(hào)的優(yōu)點(diǎn)的話(huà)，那么不值得增加PCB面積。但是如果設(shè)計(jì)出的電路性能方面有重大改進(jìn)的話(huà)，那么增加的布線(xiàn)面積所付出的代價(jià)就是值得的。

IEEE在兩個(gè)標(biāo)準(zhǔn)中對(duì)LVDS信號(hào)進(jìn)行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbps，理論極限速率為1.923Mbps。

LVDS信號(hào)傳輸一般由三部分組成:差分信號(hào)發(fā)送器，差分信號(hào)互聯(lián)器，差分信號(hào)接收器。

差分信號(hào)發(fā)送器:將非平衡傳輸?shù)腡TL信號(hào)轉(zhuǎn)換成平衡傳輸?shù)腖VDS信號(hào)。通常由一個(gè)IC來(lái)完成，如:DS90C031

差分信號(hào)接收器:將平衡傳輸?shù)腖VDS信號(hào)轉(zhuǎn)換成非平衡傳輸?shù)腡TL信號(hào)。通常由一個(gè)IC來(lái)完成，如:DS90C032

差分信號(hào)互聯(lián)器:包括聯(lián)接線(xiàn)(電纜或者PCB走線(xiàn))，終端匹配電阻。按照IEEE規(guī)定，電阻為100歐。我們通常選擇為100，120歐。

LVDS物理接口使用1.2V偏置電壓作為基準(zhǔn)，提供大約400mV擺幅。

LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線(xiàn)對(duì)的電流源組成(通常電流為3.5mA)，LVDS接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過(guò)100Ω 的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mV 的電壓。

電流源為恒流特性，終端電阻在100――120歐姆之間，則電壓擺動(dòng)幅度為:3.5mA * 100 = 350mV ;3.5mA * 120 = 420mV 。

下圖為L(zhǎng)VDS與PECL(光收發(fā)器使用的電平)電平變化。

由邏輯"0"電平變化到邏輯"1"電平是需要時(shí)間的。

由于LVDS信號(hào)物理電平變化在0.85――1.55V之間，其由邏輯"0"電平到邏輯"1"電平變化的時(shí)間比TTL電平要快得多，所以L(fǎng)VDS更適合用來(lái)傳輸高速變化信號(hào)。其低壓特點(diǎn)，功耗也低。

采用低壓技術(shù)適應(yīng)高速變化信號(hào)，在微電子設(shè)計(jì)中的例子很多，如:FPGA芯片的內(nèi)核供電電壓為2。5V或1.8V;PC機(jī)的CPU內(nèi)核電壓，PIII800EB為1.8V;數(shù)據(jù)傳輸領(lǐng)域中很多功能芯片都采用低電壓技術(shù)。

從差分信號(hào)傳輸線(xiàn)路上可以看出，若是理想狀況，線(xiàn)路沒(méi)有干擾時(shí)，

在發(fā)送側(cè)，可以形象理解為:

IN=IN+ - IN-

在接收側(cè)，可以理解為:

IN+ - IN-=OUT

所以:

OUT=IN

在實(shí)際線(xiàn)路傳輸中，線(xiàn)路存在干擾，并且同時(shí)出現(xiàn)在差分線(xiàn)對(duì)上，

在發(fā)送側(cè)，仍然是:

IN=IN+ - IN-

線(xiàn)路傳輸干擾同時(shí)存在于差分對(duì)上，假設(shè)干擾為q，則接收則:

(IN+ + q)-(IN- + q)=IN+ - IN-=OUT

所以:

OUT=IN

噪聲被抑止掉。

上述可以形象理解差分方式抑止噪聲的能力。在實(shí)際芯片中，是在噪聲容限內(nèi)，采用"比較"及"量化"來(lái)處理的。

LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動(dòng)器偏置電壓以 及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓。這個(gè)共模范圍是:+0.2V~+2.2V。建議接收器的輸入電壓范圍為:0V~+ 2.4V。

抑止共模噪聲是DS(差分信號(hào))的共同特性，如RS485,RS422電平，采用差分平衡傳輸，由于其電平幅度大，更不容易受干擾，適合工業(yè)現(xiàn)場(chǎng)不太惡劣環(huán)境下通訊。