第1章 集成電路設(shè)計概論
1.1集成電路(IC)的發(fā)展
1.2IC的設(shè)計要求
1.3IC的分類及其制造工藝
1.3.1IC的分類
1.3.2IC的制造工藝
1.4電子設(shè)計自動化(EDA)技術(shù)的發(fā)展
1.5VLSI的層次化、結(jié)構(gòu)化設(shè)計
1.5.1VLSI設(shè)計的描述域和層次
1.5.2行為描述
1.5.3結(jié)構(gòu)描述
1.5.4物理描述
1.5.5IC設(shè)計流程
第2章 CMOS工藝及版圖
2.1工藝概述和類型
2.1.1工藝概述
2.1.2 工藝類型
2.2集成電路制造主要工藝
2.2.1氧化工藝
2.2.2光刻工藝
2.2.3摻雜工藝
2.2.4金屬化工藝
2.2.5掩膜版制造
2.3CMOS工藝
2.3.1CMOS工藝類別
2.3.2硅柵MOS工藝(簡化)
2.3.3N阱CMOS工藝(簡化)
2.3.4 雙阱CMOS工藝
2.4版圖設(shè)計規(guī)則
2.4.1設(shè)計規(guī)則的作用
2.4.2幾何設(shè)計規(guī)則
2.5電學(xué)設(shè)計規(guī)則
2.5.1分布電阻模型及其計算
2.5.2分布電容模型及其計算
習(xí)題與思考題
本章附錄 典型N阱CMOS主要工藝步驟
第3章 MOS晶體管與CMOS模擬電路基礎(chǔ)
3.1MOS晶體管模型
3.1.1NMOS管的I-V特性
3.1.2PMOS管的I-V特性
3.1.3閾值電壓
3.1.4MOS管的小信號模型
3.1.5MOS管的亞閾值模型
3.2CMOS模擬電路的基本模塊
3.2.1MOS開關(guān)
3.2.2有源電阻
3.2.3電流阱和電流源
3.2.4鏡像電流源
3.2.5電壓基準(zhǔn)和電流基準(zhǔn)
3.3CM OS放大器
3.3.1反相放大器
3.3.2共源-共柵放大器
3.3.3CMOS差動放大器
3.4運算放大器
3.4.1運算放大器的特點
3.4.2兩級運算放大器
3.4.3共源-共柵運算放大器
3.4.4帶輸出級的運算放大器
3.5比較器
3.5.1比較器特性
3.5.2差動比較器
3.5.3兩級比較器
3.5.4箝位比較器與遲滯比較器
3.5.5采用正反饋的比較器
3.5.6自動調(diào)零
習(xí)題與思考題
第4章 CMOS 數(shù)字電路中的基本門電路
4.1MOS開關(guān)及CMOS傳輸門
4.1.1MOS 開關(guān)
4.1.2CMOS開關(guān)(傳輸門)
4.2CMOS反相器
4.2.1CMOS反相器直流傳輸特性
4.2.2CMOS反相器的負(fù)載特性
4.3CMOS邏輯門――或非門和與非門
4.3.1CMOS或非門
4.3.2CMOS與非門
4.4信號傳輸延遲
4.4.1CMOS反相器的延遲
4.4.2連線延遲
4.4.3邏輯扇出延遲
4.4.4大電容負(fù)載驅(qū)動電路
4.5CMOS電路的功率損耗
4.5.1靜態(tài)功耗PD
4.5.2動態(tài)功耗
4.6CMOS邏輯門的噪聲容限
4.6.1CMOS反相器的噪聲容限
4.6.2CMOS與非門的噪聲容限
4.6.3CMOS或非門的噪聲容限
4.6.4“對稱”噪聲容限
習(xí)題與思考題
本章附錄 典型P阱CMOS工藝參數(shù)(3μm工藝)
第5章 模擬系統(tǒng)設(shè)計
5.1模擬信號處理
5.2數(shù)-模(D/A)轉(zhuǎn)換器
5.2.1D/A轉(zhuǎn)換器原理和技術(shù)性能
5.2.2權(quán)電阻D/A轉(zhuǎn)換器
5.2.3倒置R-2R梯形D/A轉(zhuǎn)換器
5.2.42N個電阻及開關(guān)樹D/A轉(zhuǎn)換器
5.2.5權(quán)電容D/A轉(zhuǎn)換器
5.2.6組合式D/A轉(zhuǎn)換器
5.2.7串行D/A轉(zhuǎn)換器
5.3模-數(shù)(A/D)轉(zhuǎn)換器
5.3.1A/D轉(zhuǎn)換器的原理及技術(shù)性能
5.3.2采樣-保持(S/H)電路
5.3.3串行A/D轉(zhuǎn)換器
5.3.4逐次逼近A/D轉(zhuǎn)換器
5.3.5算法A/D轉(zhuǎn)換器
5.3.6并行A/D轉(zhuǎn)換器
5.3.7流水線(pipeline)A/D轉(zhuǎn)換器
5.3.8過采樣∑-△A/D轉(zhuǎn)換器
5.4連續(xù)時間濾波器
5.4.1低通濾波器
5.4.2高通濾波器
5.4.3帶通濾波器
5.5開關(guān)電容濾波器
5.5.1開關(guān)電容電路
5.5.2無源RLC開關(guān)電容濾波器
5.5.3Z域綜合技術(shù)
習(xí)題與思考題
第6章 數(shù)字系統(tǒng)設(shè)計
6.1MOS時鐘電路
6.1.1單相MOS時鐘電路
6.1.2兩相MOS時鐘電路
6.1.3三相重疊MOS時鐘電路
6.2CMOS邏輯結(jié)構(gòu)
6.2.1CMOS互補邏輯
6.2.2傳輸管邏輯
6.2.3鐘控CMOS邏輯
6.2.4動態(tài)CMOS邏輯
6.2.5CMOS多米諾(domino)邏輯
6.2.6NP多米諾(domino)邏輯(拉鏈CMOS)
6.2.7邏輯設(shè)計
6.3微處理器系統(tǒng)
6.3.1控制器
6.3.2 數(shù)據(jù)通道
習(xí)題與思考題
第7章 硬件描述語言VHDL基礎(chǔ)
7.1VHDL簡介
7.1.1VHDL的特征
7.1.2VHDL的歷史背景
7.1.3VHDL的使用范圍
7.1.4使用VHDL設(shè)計VLSI的流程
7.2VHDL語言的基本結(jié)構(gòu)
7.2.1實體說明
7.2.2結(jié)構(gòu)體
7.2.3配置( CON FIGU RAT ION )
7.2.4程序包和庫
7.2.5VHDL的標(biāo)識符
7.2.6VHDL詞法
7.3VHDL語言的數(shù)據(jù)類型和運算符
7.3.1對象
7.3.2VHDL語言的數(shù)據(jù)類型
7.3.3VHDL語言的運算符
7.4VHDL語言結(jié)構(gòu)體的描述方式
7.4.1結(jié)構(gòu)描述
7.4.2數(shù)據(jù)流描述
7.4.3行為描述
7.5VHDL語言的順序語句
7.5.1變量賦值語句
7.5.2信號賦值語句
7.5.3IF語句
7.5.4CASE語句
7.5.5循環(huán)(LOOP)語句
7.5.6NEXT語句
7.5.7EXIT語句
7.5.8斷言語句
7.5.9WAIT語句
7.5.10過程調(diào)用語句
7.5.11RETURN語句
7.5.12NULL語句
7.6VHDL并行語句
7.6.1進(jìn)程語句
7.6.2信號賦值語句
7.6.3并行過程調(diào)用
7.6.4元件例化語句
7.6.5生成語句
7.6.6塊語句
7.6.7保護(hù)塊
7.7子程序和屬性
7.7.1子程序
7.7.2預(yù)定義屬性
7.8VHDL激勵和測試基準(zhǔn)(testbench)
7.8.1VHDL激勵信號
7.8.2測試基準(zhǔn)描述
7.8.3交通燈控制器VHDL例子
習(xí)題與思考題
本章附錄 IEEESTANDARD程序包
附錄 國內(nèi)外常用數(shù)字邏輯電路符號對照表
主要參考文獻(xiàn)
本書從系統(tǒng)級芯片(SOC)設(shè)計的需要出發(fā),介紹CMOS模擬集成電路和CMOS數(shù)字集成電路的設(shè)計,內(nèi)容包括:集成電路設(shè)計概論;CMOS工藝及版圖;MOS晶體管與CMOS模擬電路基礎(chǔ);COMS數(shù)字電路中的基本門電路;模擬系統(tǒng)設(shè)計;數(shù)字系統(tǒng)設(shè)計;硬件描述語言VHDL基礎(chǔ)。 本書可作為高等理工院校電子、通信、計算機等專業(yè)高年級本科生及碩士研究生教材,也可供從事CMOS集成電路設(shè)計工作的科研人員參考。
這書有的是。
還是買正常版的吧,教材一般都買正常版的,亞馬遜買買也差不了多少錢
第2版前言第1版前言第1章 土方工程1.1 土的分類與工程性質(zhì)1.2 場地平整、土方量計算與土方調(diào)配1.3 基坑土方開挖準(zhǔn)備與降排水1.4 基坑邊坡與坑壁支護(hù)1.5 土方工程的機械化施工復(fù)習(xí)思考題第2...
格式:pdf
大小:57KB
頁數(shù): 6頁
評分: 4.6
廈門集成電路設(shè)計流片補貼項目 申 報 表 (2018 上半年 ) 申請單位 (簽章 ): 項目聯(lián)系人 : 項目負(fù)責(zé)人 : 通 訊地 址: 郵 政 編 碼 : 聯(lián) 系 電 話 : 移 動 電 話 : 申 請日 期: 電 子郵 件: 二 0一八年九月 目錄 1、廈門集成電路設(shè)計流片補貼資金申請表 (包括 MPW、工 程批 ) 2、申請補貼資金明細(xì)表 3、企業(yè)基本情況 4、產(chǎn)品研發(fā)說明 5、芯片版圖縮略圖 (需用彩印 ) 6、流片加工發(fā)票復(fù)印件 7、流片合同復(fù)印件 8、付款憑證(境外加工的需提供報關(guān)單或委外加工證明) 9、正版軟件使用證明(需用原件) 10、2017年度財務(wù)審計報告、 6月份財務(wù)報表 (現(xiàn)金流量表、 損益表、資產(chǎn)負(fù)債表) (需用原件) 11、企業(yè)營業(yè)執(zhí)照、稅務(wù)登記證或三證合一復(fù)印件 12、產(chǎn)品外觀照片等相關(guān)材料 廈門集成電路設(shè)計流片補貼資金申請表 類別 :MPW□ /工程批
格式:pdf
大?。?span id="su4wqow" class="single-tag-height">57KB
頁數(shù): 40頁
評分: 4.3
柜號 序號 G1 1 G1 2 G1 3 G2 4 G2 5 G2 6 G2 7 G2 8 G2 9 G1 10 G2 11 G2 12 G2 13 G2 14 G1 15 G1 16 G1 17 G2 18 G2 19 G2 20 G1 21 G3 22 G3 23 G3 24 G3 25 G3 26 G3 27 G1 28 G1 29 G3 30 G3 31 G2 32 G2 33 G2 34 G2 35 G2 36 G2 37 G2 38 下右 39 下右 40 下右 41 下右 42 下右 43 下右 44 下右 45 下右 46 下右 47 下右 48 下右 49 下右 50 下右 51 下右 52 下右 53 下左 54 下左 55 下左 56 下左 57 下左 58 下左 59 下左 60 下左 61 下左 62 下左 63 下左 64 下左 65 下左 66 下左 67 下
CMOS集成電路設(shè)計手冊(第3版·基礎(chǔ)篇)榮獲美國工程教育協(xié)會獎
CMOS集成電路設(shè)計手冊(第3版·基礎(chǔ)篇)是CMOS集成電路設(shè)計領(lǐng)域的權(quán)威書籍,有著以下的優(yōu)點
1. 專門討論了CMOS集成電路設(shè)計的基礎(chǔ)知識。
2. 詳細(xì)討論了CMOS集成電路的結(jié)構(gòu)、工藝以及相關(guān)的電參數(shù)知識。
3. 理論知識的討論深入淺出,有利于讀者理解。
4. 對書中涵蓋的內(nèi)容,作者做了較為詳細(xì)的描述,細(xì)致入微,有助于讀者打下堅實的理論的基礎(chǔ)。
《CMOS集成電路設(shè)計手冊(第3版·模擬電路篇)》是IEEE微電子系統(tǒng)經(jīng)典圖書、電子與計算機工程領(lǐng)域獲獎作?!禖MOS集成電路設(shè)計手冊(第3版·模擬電路篇)》是CMOS集成電路設(shè)計領(lǐng)域的權(quán)威書籍,特色鮮明:
深入討論了模擬和數(shù)字晶體管級的設(shè)計技術(shù);
結(jié)合使用了CMOSedu.com(提供了許多計算機輔助設(shè)計工具的應(yīng)用案例)的在線資源
詳細(xì)討論了鎖相環(huán)和延遲鎖相環(huán)、混合信號電路、數(shù)據(jù)轉(zhuǎn)換器以及電路噪聲
給出實際工藝參數(shù)、設(shè)計規(guī)則和版圖實例
給出上百個設(shè)計實例、相關(guān)討論以及章后習(xí)題
揭示了晶體管級設(shè)計中所需要考慮的各方面要求
R.Jacob(Jake)Baker是一位工程師、教育家以及發(fā)明家。他有超過20年的工程經(jīng)驗并在集成電路設(shè)計領(lǐng)域擁有超過200項的專利。Jake也是多本電路設(shè)計圖書的作者。
《CMOS模擬集成電路設(shè)計》(第2版)(英文版)是模擬集成電路設(shè)計課的一本經(jīng)典教材。全書共分5個部分。主要介紹了模擬集成電路設(shè)計的背景知識、基本MOS半導(dǎo)體制造工藝、CMOS技術(shù)、CMOS器件建模,MOS開關(guān)、MOS二極管、有源電阻、電流阱和電流源等模擬CMOS分支電路,以及反相器、差分放大器、共源共柵放大器、電流放大器、輸出放大器等CMOS放大器的原理、特性、分析方法和設(shè)計,CM0S運算放大器、高性能CMOS運算放大器、比較器,開關(guān)電容電路、D/A和A/D變換器等CMOS模擬系統(tǒng)的分析方法、設(shè)計和模擬等內(nèi)容。
該書可作為高等學(xué)校電子工程、微電子學(xué)、計算機科學(xué)、電機工程與應(yīng)用電子技術(shù)等專業(yè)的的教科書,以及有關(guān)專業(yè)的選修課教材或研究生教材、教學(xué)參考書;也可作為在職的模擬集成電路設(shè)計工程師或與模擬集成電路設(shè)計有關(guān)的工程師的進(jìn)修教材或工程設(shè)計參考書。