I2C總線特點可以概括如下:
(1)在硬件上,I2C總線只需要一根數(shù)據(jù)線和一根時鐘線兩根線,總線接口已經(jīng)集成在芯片內(nèi)部,不需要特殊的接口電路,而且片上接口電路的濾波器可以濾去總線數(shù)據(jù)上的毛刺。因此I2C總線簡化了硬件電路PCB布線,降低了系統(tǒng)成本,提高了系統(tǒng)可靠性。因為I2C芯片除了這兩根線和少量中斷線,與系統(tǒng)再沒有連接的線,用戶常用IC可以很容易形成標準化和模塊化,便于重復利用。
(2)I2C總線是一個真正的多主機總線,如果兩個或多個主機同時初始化數(shù)據(jù)傳輸,可以通過沖突檢測和仲裁防止數(shù)據(jù)破壞,每個連接到總線上的器件都有唯一的地址,任何器件既可以作為主機也可以作為從機,但同一時刻只允許有一個主機。數(shù)據(jù)傳輸和地址設定由軟件設定,非常靈活??偩€上的器件增加和刪除不影響其他器件正常工作。
(3)I2C總線可以通過外部連線進行在線檢測,便于系統(tǒng)故障診斷和調(diào)試,故障可以立即被尋址,軟件也利于標準化和模塊化,縮短開發(fā)時間。
(4)連接到相同總線上的IC數(shù)量只受總線最大電容的限制,串行的8位雙向數(shù)據(jù)傳輸位速率在標準模式下可達100Kbit/s,快速模式下可達400Kbit/s,高速模式下可達3.4Mbit/s。
(5)總線具有極低的電流消耗,抗高噪聲干擾,增加總線驅(qū)動器可以使總線電容擴大10倍,傳輸距離達到15m;兼容不同電壓等級的器件,工作溫度范圍寬。
發(fā)送器:發(fā)送數(shù)據(jù)到總線的器件;
接收器:從總線接收數(shù)據(jù)的器件;
主機:啟動數(shù)據(jù)傳送并產(chǎn)生時鐘信號的設備;
從機:被主機尋址的器件;
多主機:同時有多于一個主機嘗試控制總線但不破壞傳輸;
主模式:用I2CNDAT支持自動字節(jié)計數(shù)的模式;位I2CRM,I2CSTT,I2CSTP控制數(shù)據(jù)的接收和發(fā)送;
從模式:發(fā)送和接收操作都是由I2C模塊自動控制的;
仲裁:是一個在有多個主機同時嘗試控制總線但只允許其中一個控制總線并使傳輸不被破壞
的過程;
同步:兩個或多個器件同步時鐘信號的過程 。
1、只要求兩條總線線路:一條串行數(shù)據(jù)線SDA,一條串行時鐘線SCL;
2、每個連接到總線的器件都可以通過唯一的地址和一直存在的簡單的主機/從機關系軟件設定地址,主機可以作為主機發(fā)送器或主機接收器;
3、它是一個真正的多主機總線,如果兩個或更多主機同時初始化,數(shù)據(jù)傳輸可以通過沖突檢測和仲裁防止數(shù)據(jù)被破壞;
4、串行的8 位雙向數(shù)據(jù)傳輸位速率在標準模式下可達100kbit/s,快速模式下可達400kbit/s,高速模式下可達3.4Mbit/s;
5、連接到相同總線的IC 數(shù)量只受到總線的最大電容400pF 限制。
I2C(芯片間)總線接口連接微控制器和串行I2C總線。它提供多主機功能,控制所有I2C總線特定的時序、協(xié)議、仲裁和定時。支持標準和快速兩種模式,同時與SMBus 2.0兼容。 ...
您好,液晶彩色電視機液晶顯示屏背光燈電源電路一般安裝在一塊單獨的電路板上,采用雙面安裝方式,布局緊湊。該電路的作用是將開關電源電路提供的低壓直流電壓轉換為液晶面板所需要的1500~1800V的高頻交流...
sht10溫濕度傳感器是用I2C來傳輸數(shù)據(jù)的嗎
HRTMI2C數(shù)字溫濕度模塊 I2C協(xié)議的 性價比高,大家可以索取樣品進行測試。
SDA(串行數(shù)據(jù)線)和SCL(串行時鐘線)都是雙向I/O線,接口電路為開漏輸出。需通過上拉電阻接電源VCC。當總線空閑時,兩根線都是高電平,連接總線的外同器件都是CMOS器件,輸出級也是開漏電路。在總線上消耗的電流很小,因此,總線上擴展的器件數(shù)量主要由電容負載來決定,因為每個器件的總線接口都有一定的等效電容。而線路中電容會影響總線傳輸速度。當電容過大時,有可能造成傳輸錯誤。所以,其負載能力為400pF,因此可以估算出總線允許長度和所接器件數(shù)量。
主器件用于啟動總線傳送數(shù)據(jù),并產(chǎn)生時鐘以開放傳送的器件,此時任何被尋址的器件均被認為是從器件。在總線上主和從、發(fā)和收的關系不是恒定的,而取決于此時數(shù)據(jù)傳送方向。如果主機要發(fā)送數(shù)據(jù)給從器件,則主機首先尋址從器件,然后主動發(fā)送數(shù)據(jù)至從器件,最后由主機終止數(shù)據(jù)傳送;如果主機要接收從器件的數(shù)據(jù),首先由主器件尋址從器件。然后主機接收從器件發(fā)送的數(shù)據(jù),最后由主機終止接收過程。在這種情況下。主機負責產(chǎn)生定時時鐘和終止數(shù)據(jù)傳送。
I2C總線基本概念
I2C 總線支持任何IC 生產(chǎn)過程(NMOS CMOS、雙極性)。兩線――串行數(shù)據(jù)(SDA)和串行時鐘 (SCL)線在連接到總線的器件間傳遞信息。每個器件都有一個唯一的地址識別(無論是微控制器——MCU、LCD 驅(qū)動器、存儲器或鍵盤接口),而且都可以作為一個發(fā)送器或接收器(由器件的功能決定)。很明顯,LCD 驅(qū)動器只是一個接收器,而存儲器則既可以接收又可以發(fā)送數(shù)據(jù)。除了發(fā)送器和接收器外器件在執(zhí)行數(shù) 據(jù)傳輸時也可以被看作是主機或從機(見表1)。主機是初始化總線的數(shù)據(jù)傳輸并產(chǎn)生允許傳輸?shù)臅r鐘信號 的器件。此時,任何被尋址的器件都被認為是從機。.
I2C總線相關傳輸
由于連接到I2C 總線的器件有不同種類的工藝(CMOS、NMOS、PMOS、雙極性),邏輯0(低)和邏輯1(高)的電平不是固定的,它由電源VCC的相關電平?jīng)Q定,每傳輸一個數(shù)據(jù)位就產(chǎn)生一個時鐘脈沖。
在傳輸數(shù)據(jù)的時候,SDA線必須在時鐘的高電平周期保持穩(wěn)定,SDA的高或低電平狀態(tài)只 有在SCL 線的時鐘信號是低電平時才能改變 。
SCL 線是高電平時,SDA 線從高電平向低電平切換,這個情況表示起始條件;
SCL 線是高電平時,SDA 線由低電平向高電平切換,這個情況表示停止條件。
起始和停止條件一般由主機產(chǎn)生,總線在起始條件后被認為處于忙的狀態(tài) ,在停止條件的某段時間后總線被認為再次處于空閑狀態(tài)。
如果產(chǎn)生重復起始條件而不產(chǎn)生停止條件,總線會一直處于忙的狀態(tài),此時的起始條件(S)和重復起始條件(Sr) 在功能上是一樣的。
快速模式器件可以在400kbit/s下接收和發(fā)送。最小要求是:它們可以和400kbit/s傳輸同步,可以延長SCL信號的低電平周期來減慢傳輸。快速模式器件都向下兼容,可以和標準模式器件在0~100kbit/s的I2C總線系統(tǒng)通訊。但是,由于標準模式器件不向上兼容,所以不能在快速模式I2C總線系統(tǒng)中工作??焖倌J絀2C總線規(guī)范與標準模式相比有以下特征:
1、最大位速率增加到400kbit/s;
2、調(diào)整了串行數(shù)據(jù)(SDA)和串行時鐘(SCL)信號的時序;
3、快速模式器件的輸入有抑制毛刺的功能,SDA和SCL輸入有施密特觸發(fā)器;
4、快速模式器件的輸出緩沖器對SDA和SCL信號的下降沿有斜率控制功能;
5、如果快速模式器件的電源電壓被關斷,SDA和SCL的I/O管腳必須懸空,不能阻塞總線;
6、連接到總線的外部上拉器件必須調(diào)整以適應快速模式I2C總線更短的最大允許上升時間。對于負載最大是200pF的總線,每條總線的上拉器件可以是一個電阻,對于負載在200pF~400pF之間的總線,上拉器件可以是一個電流源(最大值3mA)或者是一個開關電阻電路。
高速模式(Hs模式)器件對I2C總線的傳輸速度有巨大的突破。Hs模式器件可以在高達3.4Mbit/s的位速率下傳輸信息,而且保持完全向下兼容快速模式或標準模式(F/S模式)器件,它們可以在一個速度混合的總線系統(tǒng)中雙向通訊。
Hs模式傳輸除了不執(zhí)行仲裁和時鐘同步外,與F/S模式系統(tǒng)有相同的串行總線協(xié)議和數(shù)據(jù)格式。
高速模式下I2C總線規(guī)范如下:
1、Hs模式主機器件有一個SDAH信號的開漏輸出緩沖器和一個在SCLH輸出的開漏極下拉和電流源上拉電路。這個電流源電路縮短了SCLH信號的上升時間,任何時候在Hs模式,只有一個主機的電流源有效;
2、在多主機系統(tǒng)的Hs模式中,不執(zhí)行仲裁和時鐘同步,以加速位處理能力。仲裁過程一般在前面用F/S模式傳輸主機碼后結束;
3、Hs模式主機器件以高電平和低電平是1:2的比率產(chǎn)生一個串行時鐘信號。解除了建立和保持時間的時序要求;
4、可以選擇Hs模式器件有內(nèi)建的電橋。在Hs模式傳輸中,Hs模式器件的高速數(shù)據(jù)(SDAH)和高速串行時鐘(SCLH)線通過這個電橋與F/S模式器件的SDA和SCL線分隔開來。減輕了SDAH和SCLH線的電容負載,使上升和下降時間更快;
5、Hs模式從機器件與F/S從機器件的唯一差別是它們工作的速度。Hs模式從機在SCLH和SDAH輸出有開漏輸出的緩沖器。SCLH管腳可選的下拉晶體管可以用于拉長SCLH信號的低電平,但只允許在Hs模式傳輸?shù)捻憫缓筮M行;
6、Hs模式器件的輸出可以抑制毛刺,而且SDAH和SCLH輸出有一個施密特觸發(fā)器;
7、Hs模式器件的輸出緩沖器對SDAH和SCLH信號的下降沿有斜率控制功能。
I2C總線數(shù)據(jù)傳輸
發(fā)送到SDA線上的每個字節(jié)必須為8位,每次傳輸可以發(fā)送的字節(jié)數(shù)量不受限制。每個字節(jié)后必須跟一個響應位。首先傳輸?shù)氖菙?shù)據(jù)的最高位(MSB),如果從機要完成一些其他功能后(例如一個內(nèi)部中斷服務程序)才能接收或發(fā)送下一個完整的數(shù)據(jù)字節(jié),可以使時鐘線SCL保持低電平,迫使主機進入等待狀態(tài),當從機準備好接收下一個數(shù)據(jù)字節(jié)并釋放時鐘線SCL后數(shù)據(jù)傳輸繼續(xù)。
數(shù)據(jù)傳輸必須帶響應,相關的響應時鐘脈沖由主機產(chǎn)生。在響應的時鐘脈沖期間發(fā)送器釋放SDA線(高)。
在響應的時鐘脈沖期間,接收器必須將SDA線拉低,使它在這個時鐘脈沖的高電平期間保持穩(wěn)定的低電平。
通常被尋址的接收器在接收到的每個字節(jié)后,除了用CBUS地址開頭的數(shù)據(jù),必須產(chǎn)生一個響應。當從機不能響應從機地址時(例如它正在執(zhí)行一些實時函數(shù)不能接收或發(fā)送),從機必須使數(shù)據(jù)線保持高電平,主機然后產(chǎn)生一個停止條件終止傳輸或者產(chǎn)生重復起始條件開始新的傳輸。
如果從機接收器響應了從機地址,但是在傳輸了一段時間后不能接收更多數(shù)據(jù)字節(jié),主機必須再一次終止傳輸。這個情況用從機在第一個字節(jié)后沒有產(chǎn)生響應來表示。從機使數(shù)據(jù)線保持高電平,主機產(chǎn)生一個停止或重復起始條件。
如果傳輸中有主機接收器,它必須通過在從機發(fā)出的最后一個字節(jié)時產(chǎn)生一個響應,向從機發(fā)送器通知數(shù)據(jù)結束。從機發(fā)送器必須釋放數(shù)據(jù)線,允許主機產(chǎn)生一個停止或重復起始條件。
所有主機在SCL線上產(chǎn)生它們自己的時鐘來傳輸I2C總線上的報文。數(shù)據(jù)只在時鐘的高電平周期有效,因此需要一個確定的時鐘進行逐位仲裁。
時鐘同步通過線與連接I2C接口到SCL線來執(zhí)行。這就是說SCL線的高到低切換會使器件開始數(shù)它們的低電平周期,而且一旦器件的時鐘變低電平,它會使SCL線保持這種狀態(tài)直到到達時鐘的高電平。但是如果另一個時鐘仍處于低電平周期,這個時鐘的低到高切換不會改變SCL線的狀態(tài)。因此SCL線被有最長低電平周期的器件保持低電平。此時低電平周期短的器件會進入高電平的等待狀態(tài)。
當所有有關的器件數(shù)完了它們的低電平周期后,時鐘線被釋放并變成高電平。之后,器件時鐘和SCL線的狀態(tài)沒有差別,而且所有器件會開始數(shù)它們的高電平周期。首先完成高電平周期的器件會再次將SCL線拉低。
這樣產(chǎn)生的同步SCL時鐘的低電平周期由低電平時鐘周期最長的器件決定,而高電平周期由高電平時鐘周期最短的器件決定。
I2C總線尋址方式
第一個字節(jié)的頭7 位組成了從機地址,最低位(LSB)是第8 位,它決定了傳輸?shù)?span id="tdmexdx" class="show-img-hd" style="width:220px;height:72px;"> 方向。第一個字節(jié)的最低位是“0”,表示主機會寫信息到被選中的從機;“1”表示主機會向從機讀信息,當發(fā)送了一個地址后,系統(tǒng)中的每個器件都在起始條件后將頭7 位與它自己的地址比較,如果一樣,器件會判定它被主機尋址,至于是從機接收器還是從機發(fā)送器,都由R/W 位決定的哦。
10位尋址和7 位尋址兼容,而且可以結合使用。
10位尋址采用了保留的1111XXX 作為起始條件(S),或重復起始條件(Sr )的后第一個字節(jié)的頭7 位。
10 位尋址不會影響已有的7 位尋址,有7 位和10 位地址的器件可以連接 到相同的I2C 總線。它們都能用于標準模式(F/S)和高速模式(Hs)系統(tǒng)。
保留地址位1111XXX 有8 個組合,但是只有4 個組合11110XX 用于10 位尋址,剩下的4個組合11111XX 保留給后續(xù)增強的I2C 總線。
10 位從機地址是由在起始條件(S) 或重復起始條件(Sr )后的頭兩個字節(jié)組成。
第一個字節(jié)的頭7 位是11110XX 的組合,其中最后兩位(XX) 是10 位地址的兩個最高位(MSB)。
第一個字節(jié)的第8 位是R/W 位,決定了傳輸?shù)姆较?,第一個字節(jié)的最低位是“0”表示主機將寫信息到選中的從機,“1 ”表示主機將向從機讀信息。
如果R/W 位是“0 ”,則第二個字節(jié)是10 位從機地址剩下的8 位;如果R/W 位是“1” 則下一個字節(jié)是從機發(fā)送給主機的數(shù)據(jù)。
快速模式器件可以在400kbit/s 下接收和發(fā)送。最小要求是:它們可以和400kbit/s 傳輸同步,可以延長SCL 信號的低電平周期來減慢傳輸??焖倌J狡骷枷蛳录嫒荩梢院蜆藴誓J狡骷?~100kbit/s 的I2C 總線系統(tǒng)通訊。但是,由于標準模式器件不向上兼容,所以不能在快速模式I2C 總線系統(tǒng)中工作??焖倌J絀2C 總線規(guī)范與標準模式相比有以下額外的特征:
1、最大位速率增加到400kbit/s;
2、調(diào)整了串行數(shù)據(jù)(SDA) 和串行時鐘(SCL )信號的時序;
3、快速模式器件的輸入有抑制毛刺的功能,SDA 和SCL輸入有施密特觸發(fā)器;
4、快速模式器件的輸出緩沖器對SDA 和SCL 信號的下降沿有斜率控制功能;
5、如果快速模式器件的電源電壓被關斷,SDA 和SCL 的I/O 管腳必須懸空,不能阻塞總線;
6、連接到總線的外部上拉器件必須調(diào)整以適應快速模式I2C 總線更短的最大允許上升時間。對于負載最大是200pF 的總線,每條總線的上拉器件可以是一個電阻,對于負載在200pF~400pF 之間的總線,上拉器件可以是一個電流源(最大值3mA )或者是一個開關電阻電路。
高速模式(Hs 模式)器件對I2C 總線的傳輸速度有具大的突破。Hs 模式器件可以在高達3.4Mbit/s 的位速率下傳輸信息,而且保持完全向下兼容快速模式或標準模式(F/S 模式)器件,它們可以在一個速度混合的總線系統(tǒng)中雙向通訊。
Hs 模式傳輸除了不執(zhí)行仲裁和時鐘同步外,與F/S 模式系統(tǒng)有相同的串行總線協(xié)議和數(shù)據(jù)格式。
高速模式下I2C 總線規(guī)范如下:
1、Hs 模式主機器件有一個SDAH 信號的開漏輸出緩沖器和一個在SCLH 輸出的開漏極下拉和電流源上拉電路。這個電流源電路縮短了SCLH 信號的上升時間,任何時侯在Hs 模式,只有一個主機的電流源有效;
2、在多主機系統(tǒng)的Hs 模式中,不執(zhí)行仲裁和時鐘同步,以加速位處理能力。仲裁過程一般在前面用F/S 模式傳輸主機碼后結束;
3、Hs 模式主機器件以高電平和低電平是1:2 的比率產(chǎn)生一個串行時鐘信號。解除了建立和保持時間的時序要求;
4、可以選擇Hs 模式器件有內(nèi)建的電橋。在Hs 模式傳輸中,Hs 模式器件的高速數(shù)據(jù)(SDAH)和高速串行時鐘(SCLH )線通過這個電橋與F/S 模式器件的SDA 和SCL 線分隔開來。減輕了SDAH 和SCLH 線的電容負載,使上升和下降時間更快;
5、Hs 模式從機器件與F/S 從機器件的唯一差別是它們工作的速度。Hs 模式從機在SCLH 和SDAH輸出有開漏輸出的緩沖器。SCLH 管腳可選的下拉晶體管可以用于拉長SCLH 信號的低電平,但只允許在Hs 模式傳輸?shù)捻憫缓筮M行;
6、Hs 模式器件的輸出可以抑制毛刺,而且SDAH 和SCLH 輸出有一個施密特觸發(fā)器;
7、Hs 模式器件的輸出緩沖器對SDAH 和SCLH 信號的下降沿有斜率控制功能。
格式:pdf
大小:13KB
頁數(shù): 1頁
評分: 4.8
I2C(Inter-Integrated Circuit)雙向串行總線將主機或者從機的并行數(shù)據(jù)轉換為串行數(shù)據(jù),并通過SDA線傳輸。SCL則是串行時鐘線,I2C總線通過SDA和SCL兩條串行總線實現(xiàn)設備器件間的通信。
格式:pdf
大?。?span id="bkvymoc" class="single-tag-height">13KB
頁數(shù): 3頁
評分: 4.5
I2C BUS(Inter Integrated Circuit BUS內(nèi)部集成電路總線)是由Philips公司推出的兩線制串行擴展總線,是具備總線仲裁和高低速設備同步等功能的高性能多主機總線。結合DS1340(日歷時鐘器件)應用實例描述了采用FPGA模擬I2C總線的時鐘線SCL(Serial Clock)和數(shù)據(jù)線SDA(Serial Data),實現(xiàn)對DS1340控制的具體過程。
更多下載(直接點擊標題):
https://forum.mianbaoban.cn/topic/64392_1_1.html
《I2C總線應用系統(tǒng)設計》
內(nèi) 容 簡 介
串行擴展總線技術是新一代單片機技術發(fā)展的一個顯著特點。其中Philips公司
推出的I2C總線(IntelICBUS)最為著名。與并行擴展總線相比,串行擴展總線有突
出的優(yōu)點:電路結構簡單,程序編寫方便,易于實現(xiàn)用戶系統(tǒng)軟硬件的模塊比、標準化
等。目前I2C總線技術已為許多著名公司所采用,并廣泛應用于視頻音像系統(tǒng)中。推
廣I2C總線技術將有助于提高我國單片機應用水平。
本書是《單片機應用技術叢書》之一,主要介紹I2C總線的結構原理、I2C總線系
統(tǒng)的軟、硬件設計方法。書中向讀者提供了一套I2C總線的模擬軟件包,為無I2C總
線接口的單片機用戶使用I2C接口器件帶來極大方便。本書適合從事單片機應用的
研究人員和工程技術人員閱讀,也可供大專院校有關專業(yè)的師生做教學參考書使用。
第1章 I2C總線工作原理及I2C總線控制電路的維修方法
第2章 長虹彩電I2C總線調(diào)整方法
第3章 海爾彩電I2C總線調(diào)整方法
第4章 創(chuàng)維彩電I2C總線調(diào)整方法
第5章 海信彩電I2C總線調(diào)整方法
第6章 TCL彩電I2C總線調(diào)整方法
……