CMS提供的一致性測試可以使你一開始就有一個很好的基本覆蓋,并因此而快速啟動驗證工作。ClearSpeed公司是比較早介入的,在整個項目中也在不斷自我修正(附加的覆蓋項目和一致性測試),因此一致性測試取得的覆蓋在項目過程中會有變化。據(jù)Cadence公司目前估計,用戶通過使用現(xiàn)成的CMS測試套件能夠達到約70%的覆蓋。
CMS測試也能經(jīng)過配置進入PCIe協(xié)議的邊界案例。然后,我們就可以寫出許多自己的測試來驅(qū)動UVC達到想要的覆蓋水平。
與使用上千次定向測試的其它解決方案不同,用于PCI Express的UVC采用自動激勵發(fā)生器來減少用戶需要做的工作量。利用包含所供序列庫在內(nèi)的自動化情景產(chǎn)生功能,用戶可以覆蓋主要協(xié)議功能以及難以到達的情景和邊界案例。通過增加少量測試,剩余的邊界案例就能被一一驗證。這種方法有助于用戶更快地發(fā)現(xiàn)更多缺陷,并讓設(shè)計師有更多的時間進行DUT的私有功能測試。CMS可以實現(xiàn)整個過程的自動化。
使用CMS實現(xiàn)覆蓋驅(qū)動的驗證
CMS向用戶提供了可執(zhí)行的驗證計劃(vPlan)。vPlan與Enterprise Manager以及內(nèi)置功能覆蓋模型一起可以提供清晰地報告哪些被覆蓋、還有哪些沒被覆蓋所需的標準。這給用戶提供了驗證過程的路線圖、收斂標準以及可預測的驗證過程,并向項目或管理方提供明晰的狀態(tài)報告。這種方法被稱為覆蓋驅(qū)動的驗證,可以幫助驗證人員方便地識別覆蓋漏洞,并將資源集中用于DUT的有問題部分。
Cadence的再利用方法可以快速建立功能驗證環(huán)境,確保在從模塊級驗證向芯片級、系統(tǒng)級驗證轉(zhuǎn)移以及派生設(shè)計時能立即再利用基于UVC的環(huán)境。這種方法通過消除重復工作而節(jié)省了時間與資源。
覆蓋點的優(yōu)先級劃分
通過使用能用來屏蔽掉與DUT無關(guān)的覆蓋區(qū)/條目的“透視圖(perspective)”,ClearSpeed公司能夠只考慮與實現(xiàn)有關(guān)的覆蓋點。ClearSpeed使用以下這個透視圖:
“端點,AER = On,VC 1-7 = Off,完成器退出 = Off,配置請求重試狀態(tài) = Off,抑制 = Off"
CMS允許由主要的PCIe模塊TPL、TXN、DLL、PHY、PMG、SYS和CONFIG報告覆蓋,這有助于ClearSpeed公司根據(jù)技術(shù)風險劃分驗證工作的優(yōu)先級。
我們認為物理層(PHY)存在較高的風險,因為物理層有兩個不同的IP供應商,而且FPGA原型測試中沒有覆蓋PHY(因為FPGA使用不同的PHY);Power mgt是下一個最高優(yōu)先級對象,因為在FPGA原型中沒有覆蓋到它(由于技術(shù)限制的原因);數(shù)據(jù)鏈路層是下一優(yōu)先等級,因為它靠近PHY。
我們還要求更細顆粒的優(yōu)先級劃分:模塊內(nèi)的優(yōu)先級劃分。雖然一般來說可以使用透視圖進行優(yōu)先級劃分,但這種方法不能滿足所有需要和優(yōu)先級劃分的使用模型。它缺少更細的顆粒和一些對CMS專業(yè)用戶(如ClearSpeed和IP開發(fā)人員)來說更重要的再利用因素。
用于PCI Express的Incisive UVC能讓用戶專注于設(shè)計的任何部分或整個設(shè)計,并針對驗證過程中每一階段的特殊需要優(yōu)化驗證環(huán)境。Incisive UVC一般用于在模塊、芯片和系統(tǒng)級對PCI Express器件進行功能驗證。它也可以通過配置有選擇地激活或關(guān)閉各個功能模塊以及功能覆蓋和檢測機制來優(yōu)化特殊任務(wù)的驗證。這樣可以提供到驗證收斂的最可預測路徑,并最大化在仿真器和工作站方面做出的投資回報。
3gpp協(xié)議一致性測試工程師主要工作內(nèi)容是什么?
測試實際設(shè)備和3GPP相關(guān)版本協(xié)議符合程度,就是把實際網(wǎng)元設(shè)備和一些simulator連接,驗證這些網(wǎng)元對各類接口的符合程度
第二個截圖的工程量為空肯定是不行的,如果是招標文件錯誤的話,需要和招標單位申訴確認,一般是經(jīng)過招標單位認可后可以自行添加,否則就會視為錯誤,不能通過。對于其他提示工程量為0或1的問題,可以忽略。軟件默...
如何判斷設(shè)備測試一致性質(zhì)量工具,你好,這個問題很簡單,測試設(shè)備一致性質(zhì)量工具需要專業(yè)工具,要看具體是啥設(shè)備,根據(jù)具體情況而定。
系統(tǒng)級測試平臺包括了芯片和軟件驅(qū)動堆棧。實際的軟件驅(qū)動程序基本原樣投入使用,除了在堆棧底部做了一些修改,即將調(diào)用做進了仿真環(huán)境中,并由軟件驅(qū)動PCIe UVC。更多細節(jié)請參考圖4。在本例中,驅(qū)動程序完成與硬件對話要做的所有事情,并且每個事務(wù)都要傳送給仿真器。這樣運行起來雖然比較慢,但確實能讓我們測試DMA引擎等。
驅(qū)動程序可以連接到PCIe層上面的仿真器。這樣無需花費時間在完整仿真每個PCI事務(wù)上面就可以實現(xiàn)對更高層單元的仿真。這對仿真在處理器上運行的程序來說是非常有用的。
雖然通過使用UVC可以在測試規(guī)范允許的地方(例如在一些要寫入的數(shù)據(jù)中,在定義范圍內(nèi)的地址中)使用受限隨機激勵,但在系統(tǒng)級主要應用定向測試方法。在系統(tǒng)級存在許多現(xiàn)成的定向測試,主要目標是用它們擴展測試這個芯片的變化(如前所列出的)。許多vPlanning會話被保持以獲得測試規(guī)范,然后我們就能跟蹤這些測試的實現(xiàn)。一旦驅(qū)動程序堆棧經(jīng)驗證能與RTL一起工作,就可以運行較高層的軟件。
運行這些應用程序能給功能驗證和性能驗證帶來高度的信心。
在CSX700的開發(fā)過程中,ClearSpeed公司生產(chǎn)了一種基于現(xiàn)有硅片(CSX600)但用FPGA提供PCIe接口的產(chǎn)品,這樣允許我們模擬PCIe接口并執(zhí)行兼容性測試。也就是說,我們能將被模擬的PCIe接口連接到運行各種OS的眾多服務(wù)器上,從而在流片前確定兼容性問題。它還能讓我們更徹底地測試帶PCIe的軟件驅(qū)動程序堆棧接口。
該方法可以識別主要位于PCIe堆棧物理層中的缺陷(FPGA中的PHY不同于我們芯片中的PHY),也讓我們注意到我們連接的服務(wù)器中PCIe實現(xiàn)的變化數(shù)量,并促使我們提升取得很高覆蓋的重要性:我們對覆蓋劃分優(yōu)先等級,并為最高優(yōu)先級對象設(shè)定100%的目標。然而,該方法不能識別通過仿真&;覆蓋也不能發(fā)現(xiàn)的PHY外的任何缺陷。這使我們相信,PCIe仿真中的高覆蓋將有助于取得很高的首次流片成功率。
原型的其它優(yōu)勢還表現(xiàn)在軟件開發(fā)方面。它能幫助PCIe軟件驅(qū)動程序遠早于CSX700硅片開發(fā)出來,加快基于CSX700的產(chǎn)品的上市時間。
PCIe模塊級測試平臺。ClearSpeed公司已經(jīng)開發(fā)過圖中所示的AVCI、PVCI和私有協(xié)議,因此PCIe接口提出了主要的驗證挑戰(zhàn)。由于我們使用的IP來自不同的管線PHY和端點內(nèi)核供應商,因此這種挑戰(zhàn)越發(fā)艱巨。
測試平臺采用了許多UVC。除了PCIe UVC外,其它UVC都是ClearSpeed公司自己開發(fā)的。測試平臺的其它部分使用公司自己的UVC有利于建立同質(zhì)的eRM一致性系統(tǒng)(隨后的uRM和現(xiàn)在的OVM)。
選用第三方ⅥP的原因是因為:PCIe協(xié)議的復雜性;驗證任務(wù)的工作量以及缺少內(nèi)部資源;ⅥP的成熟度;獨立的ⅥP可以由與內(nèi)部開發(fā)小組不相干的外部PCIe專家組開發(fā)。
ClearSpeed公司的產(chǎn)品范圍包括芯片、加速器卡、機架模塊、軟件和支持。ClearSpeed公司的芯片、加速器卡和機架模塊都可以與工業(yè)標準的x86系統(tǒng)一起使用。ClearSpeed公司的芯片采用C語言進行編程,并且公司向用戶提供可與所有標準軟件開發(fā)工具協(xié)同工作的完整IDE.
與以前的CXS600芯片相比,主要變化如下:
⒈ 一個芯片上有兩個處理器內(nèi)核(“MTAP”)
⒉芯片上有一個標準的PCIe接口(相對私有PCIx接口而言)
⒊ MTAP有多項的改進
總體驗證需求和策略
圖1給出了ClearSpeed產(chǎn)品的架構(gòu)。為了確保這個復雜產(chǎn)品的質(zhì)量,需要對以下性能進行驗證:
⒈ 驅(qū)動程序代碼與芯片的緊密集成
⒉ 眾多軟件庫和應用程序的集成
⒊ 與各種主機(操作系統(tǒng)和芯片組)環(huán)境的兼容性
⒋ 高性能和低功率
從芯片本身看,主要驗證挑戰(zhàn)是最新引入的PCIe接口。為了應對這些驗證挑戰(zhàn),ClearSpeed公司采用了一種適合待測復雜設(shè)計的先進驗證策略。整個驗證策略中有一些要點是可以明確的:
⒈ 這種驗證策略是以仿真為基礎(chǔ),并采用了覆蓋驅(qū)動的偽隨機方法。
⒉ 使用了分層仿真策略,從模塊級開始,并逐漸向外擴展。
⒊ 與軟件的協(xié)同仿真非常重要,它有助于展示產(chǎn)品的正確性,并在芯片回廠時為硅片取得成功取得了良好開端。
⒋軟件協(xié)同仿真也是分層執(zhí)行的,從驅(qū)動程序開始,一直擴展到應用程序。
⒌ 模塊和層次體系之間的驗證再利用。
⒍ 使用驗證IP。這樣做有利于充分利用該領(lǐng)域?qū)<业默F(xiàn)有知識,并有利于加快測試平臺的開發(fā)速度。
總的驗證指導原則是在芯片開發(fā)初期從商業(yè)和技術(shù)角度獲得簽字確認標準。這些確認標準是客觀性的,可以使用合適的準則進行測量。這樣做具有很多優(yōu)點,包括:
⒈ 能夠使所有感興趣方預先同意用于驗證的對象。
⒉ 能夠在項目執(zhí)行中跟蹤向驗證簽字確認方向發(fā)展的進程。
⒊ 能夠建立流片時的信心。
為了與上述原則保持一致,預先對CSX700驗證確認標準進行了定義。所選的關(guān)鍵指標有:
⒈ 功能覆蓋目標:
⑴ 優(yōu)先級1覆蓋目標達到100%
⑵ 所有其它覆蓋目標至少達到95%,并檢查所有未實現(xiàn)的覆蓋目標。
⒉ 編寫和支持的所有系統(tǒng)級測試。
⒊ 在所有可用PCIe服務(wù)器中工作的原型PCIe。
⒋ 檢查缺陷發(fā)現(xiàn)率以確保(與功能覆蓋一起)我們正在接近所有最重要缺陷已經(jīng)被發(fā)現(xiàn)的點。
⒌ 檢查任何突出并已知未修復的問題,并評估它們的影響。
下面將在上文描述的總體驗證策略框架下討論PCIe驗證策略。
在開發(fā)第一塊基于PCI Express的SoC過程中,ClearSpeed公司為了在有限的時間和預算條件下確保PCI Express協(xié)議一致性而面臨重重困難。PCI Express是一種復雜的協(xié)議,具有特別大的覆蓋范圍。從管理的角度看,保證協(xié)議一致性沒有其它更好的方法,只有采用標準驅(qū)動的驗證過程。遺憾的是,即使做了上千次覆蓋相關(guān)場景的測試,仍留有相當大的覆蓋漏洞,從而使得這個方法沒有可預測性,成本也很高。而另外一種普通的隨機測試方法也沒有足夠的可預測性。
ClearSpeed公司開始意識到,理想的方法可以產(chǎn)生顯著的好處:它能最小化技術(shù)開發(fā)工作量,同時最大化測試應用控制。ClearSpeed公司率先采用Cadence公司提供的商用化PCIe驗證IP。這種驗證IP被稱為UVC,包含了一致性管理系統(tǒng)(CMS),該系統(tǒng)將覆蓋空間劃分和映射到了PCIe規(guī)范。CMS還提供受限隨機測試(稱為測試序列)形式的一致性測試套件,用于自動取得針對每個PCIe規(guī)范部分的高功能性覆蓋。
ClearSpeed公司還在UVC基礎(chǔ)上創(chuàng)建了自己的受限隨機測試套件。相關(guān)覆蓋在每次測試組運行之后都會進行分析,從而能清楚地理解覆蓋漏洞出現(xiàn)在什么地方,并指導新的測試應在什么地方進行以到達未被覆蓋的場景。這種方法還向ClearSpeed提供了無價的項目管理工具,因為它能幫助理解和報告驗證狀態(tài)。ClearSpeed公司目前能夠在每個主要的規(guī)范領(lǐng)域正常地跟蹤覆蓋、缺陷統(tǒng)計和測試故障。
PCI Express總線是一種完全不同于過去PCI總線的一種全新總線規(guī)范,與PCI總線共享并行架構(gòu)相比,PCI Express總線是一種點對點串行連接的設(shè)備連接方式,點對點意味著每一個PCI Express設(shè)備都擁有自己獨立的數(shù)據(jù)連接,各個設(shè)備之間并發(fā)的數(shù)據(jù)傳輸互不影響,而對于過去PCI那種共享總線方式,PCI總線上只能有一個設(shè)備進行通信,一旦PCI總線上掛接的設(shè)備增多,每個設(shè)備的實際傳輸速率就會下降,性能得不到保證?,F(xiàn)在,PCI Express以點對點的方式處理通信,每個設(shè)備在要求傳輸數(shù)據(jù)的時候各自建立自己的傳輸通道,對于其他設(shè)備這個通道是封閉的,這樣的操作保證了通道的專有性,避免其他設(shè)備的干擾。
在傳輸速率方面,PCI Express總線利用串行的連接特點將能輕松將數(shù)據(jù)傳輸速度提到一個很高的頻率,達到遠超出PCI總線的傳輸速率。PCI Express的接口根據(jù)總線位寬不同而有所差異,包括x1、x4、x8以及x16(x2模式將用于內(nèi)部接口而非插槽模式),其中X1的傳輸速度為250MB/s,而X16就是等于16倍于X1的速度,即是4GB/s。與此同時,PCI Express總線支持雙向傳輸模式,還可以運行全雙工模式,它的雙單工連接能提供更高的傳輸速率和質(zhì)量,它們之間的差異跟半雙工和全雙工類似。因此連接的每個裝置都可以使用最大帶寬,PCI Express接口設(shè)備將有著比PCI設(shè)備優(yōu)越的多的資源可用。
除了這些,PCI Express設(shè)備能夠支持熱拔插以及熱交換特性,支持的三種電壓分別為+3.3V、3.3Vaux以及+12V??紤]到現(xiàn)在顯卡功耗的日益上漲,PCI Express而后在規(guī)范中改善了直接從插槽中取電的功率限制,16x的最大提供功率達到了70W,比AGP 8X接口有了很大的提高?;究梢詽M足未來中高端顯卡的需求。這一點可以從AGP、PCI Express兩個不同版本的6600GT上就能明顯地看到,后者并不需要外接電源。
可以看到PCI Express只是南橋的擴展總線,它與操作系統(tǒng)無關(guān),所以也保證了它與原有PCI的兼容性,也就是說在很長一段時間內(nèi)在主板上PCI Express接口將和PCI接口共存,這也給用戶的升級帶來了方便。由此可見,PCI Express最大的意義在于它的通用性,不僅可以讓它用于南橋和其他設(shè)備的連接,也可以延伸到芯片組間的連接,甚至也可以用于連接圖形芯片,這樣,整個I/O系統(tǒng)將重新統(tǒng)一起來,將更進一步簡化計算機系統(tǒng),增加計算機的可移植性和模塊化。PCI Express已經(jīng)為PC的未來發(fā)展重新鋪設(shè)好了路基,下面就要看PCI Express產(chǎn)品的應用情況了。
PCI Express x16 插槽
PCI Express x1 插槽
PCIe的規(guī)范主要是為了提升電腦內(nèi)部所有總線的速度,因此頻寬有多種不同規(guī)格標準,其中PCIe x16是專為顯卡所設(shè)計的部分。AGP的資料傳輸效率最高為2.1GB/s,不過對上PCIe x16的8GB/s,很明顯的就分出勝負,但8GB/s只有指資料傳輸?shù)睦硐胫?,并不是使用PCIe接口的顯示卡,就能夠有突飛猛進的效能表現(xiàn),實際的測試數(shù)據(jù)上并不會有這么大的差異存在。
傳輸通道數(shù) ? 腳Pin總數(shù) ? 主接口區(qū)Pin數(shù) ? 總 長 度 ? 主接口區(qū) 長度 ?
x1 ? 36 ? 14 ? 25 mm ? 7.65 mm ?
x4 ? 64 ? 42 ? 39 mm ? 21.65 mm ?
x8 ? 98 ? 76 ? 56 mm ? 38.65 mm ?
x16 ? 164 ? 142 ? 89 mm ? 71.65 mm ?
規(guī)格 ? 總線寬度 ? 工作時脈 ? 傳輸速率 ?
PCI 2.3 ? 32 位元 ? 33/66 MHz ? 133/266 MiB/s ?
PCI-X 1.0 ? 64 位元 ? 66/100/133 MHz ? 533/800/1066 MiB/s ?
PCI-X 2.0(DDR) ? 64 位元 ? 133 MHz ? 2.1 GiB/s ?
PCI-X 2.0(QDR) ? 64 位元 ? 133 MHz ? 4.2 GiB/s ?
AGP 2X ? 32 位元 ? 66 MHz ? 532 MiB/s ?
AGP 4X ? 32 位元 ? 66 MHz ? 1.0 GiB/s ?
AGP 8X ? 32 位元 ? 66 MHz ? 2.1 GiB/s ?
PCI-E 1X ? 8 位元 ? 2.5 GHz ? 512 MiB/s(雙工) ?
PCI-E 2X ? 8 位元 ? 2.5 GHz ? 1.0 GiB/s(雙工) ?
PCI-E 4X ? 8 位元 ? 2.5 GHz ? 2.0 GiB/s(雙工) ?
PCI-E 8X ? 8 位元 ? 2.5 GHz ? 4.0 GiB/s(雙工) ?
PCI-E 16X ? 8 位元 ? 2.5 GHz ? 8.0 GiB/s(雙工) ?
甚至對于某些 PCI-E 1X插槽,我們完全可以將其鋸開(這樣有可能會失去質(zhì)保),比如可以用來插上NVDIA的顯卡做為物理加速卡與ATI顯卡一同工作。
2001年春季的IDF上Intel正式公布PCI Express,是取代PCI總線的第三代I/O技術(shù),也稱為3GIO。該總線的規(guī)范由Intel支持的AWG(Arapahoe Working Group)負責制定。2002 年4月17日,AWG正式宣布3GIO 1.0規(guī)范草稿制定完畢,并移交PCI-SIG進行審核。開始的時候大家都以為它會被命名為Serial PCI(受到串行ATA的影響),但最后卻被正式命名為PCI Express。2006年正式推出Spec2.0(2.0規(guī)范)。
PCI Express總線技術(shù)的演進過程,實際上是計算系統(tǒng)I/O接口速率演進的過程。PCI總線是一種33MHz@32bit或者66MHz@64bit的并行總線,總線帶寬為133MB/s到最大533MB/s,連接在PCI總線上的所有設(shè)備共享133MB/s~533MB/s帶寬。這種總線用來應付聲卡、10/100M網(wǎng)卡以及USB 1.1等接口基本不成問題。隨著計算機和通信技術(shù)的進一步發(fā)展,新一代的I/O接口大量涌現(xiàn),比如千兆(GE)、萬兆(10GE)的以太網(wǎng)技術(shù)、4G/8G的FC技術(shù),使得PCI總線的帶寬已經(jīng)無力應付計算系統(tǒng)內(nèi)部大量高帶寬并行讀寫的要求,PCI總線也成為系統(tǒng)性能提升的瓶頸,于是就出現(xiàn)了PCI Express總線。PCI Express總線技術(shù)在當今新一代的存儲系統(tǒng)已經(jīng)普遍的應用。PCI Express總線能夠提供極高的帶寬,來滿足系統(tǒng)的需求。
目前,PCI-E 3.0規(guī)范也已經(jīng)確定,其編碼數(shù)據(jù)速率,比同等情況下的PCI-E 2.0規(guī)范提高了一倍,X32端口的雙向速率高達32Gbps。
PCI Express總線的誕生和概念
雖然,除了3D顯示卡以外,直到現(xiàn)在還沒有哪個計算機配件脫離PCI總線的束縛另起爐灶,諸如千兆網(wǎng)卡、聲卡、RAID卡等都還在循規(guī)蹈矩的奉行著PCI規(guī)范,但,PC技術(shù)的快速發(fā)展已經(jīng)讓PCI總線越來越顯現(xiàn)出不足,尤其是最近的千兆網(wǎng)絡(luò)以及視頻應用等外設(shè),會使PCI可憐的133MB/s帶寬難以承受,當幾個類似外設(shè)同時滿負荷運轉(zhuǎn),PCI總線幾近癱瘓。不但如此,隨著技術(shù)的不斷進步,PCI電壓難以降低的缺陷越來越凸出出來,PCI規(guī)范已經(jīng)成為現(xiàn)在PC系統(tǒng)的發(fā)展桎梏,徹底升級換代迫在眉睫。
到了2001年,在Intel春季的IDF上,Intel正式公布了旨在取代PCI總線的第三代I/O技術(shù),該規(guī)范由Intel 支持的AWG(Arapahoe Working Group)負責制定,并稱之為第三代I/O總線技術(shù)(3rd Generation I/O,也就是3GIO),也就是后來的PCI Express總線規(guī)范。不過在公布之初,應用環(huán)境、配套設(shè)備還不是很完善,并不為人們所關(guān)注。到了2002年4月17日,AWG正式宣布3GIO 1.0規(guī)范草稿制定完畢,并移交PCI-SIG進行審核,該規(guī)范最終卻被命名為PCI Express,而到了2003年Intel春季IDF上,Intel正式公布了PCI Express的產(chǎn)品開發(fā)計劃,PCI Express最終走向應用。
PCI-E 3.0
現(xiàn)在常見的顯卡都是PCI-E 2.0標準的,制定于2007年,速率5GT/s,x16通道帶寬可達8GB/s,一直使用到現(xiàn)在。按照原先的路線圖,PCI-E 3.0標準將在2010年進入市場,不過實際上卻是2010年才完成PCI-E 3.0標準的最終方案,而直到一年后HD 7970發(fā)布才真正有顯卡支持PCI-E 3.0。
PCI-E 3.0:帶寬更高、延遲更低
與PCI-E 2.0相比,PCI-E 3.0的目標是帶寬繼續(xù)翻倍達到1GB/s,要實現(xiàn)這個目標就要提高速度,PCI-E 3.0的信號頻率從2.0的5GT/s提高到8GT/s,編碼方案也從原來的8b/10b變?yōu)楦咝У?28b/130b,其他規(guī)格基本不變,每周期依然傳輸2位數(shù)據(jù),支持多通道并行傳輸。
除了帶寬翻倍帶來的數(shù)據(jù)吞吐量大幅提高之外,PCI-E 3.0的信號速度更快,相應地數(shù)據(jù)傳輸?shù)难舆t也會更低。此外,針對軟件模型、功耗管理等方面也有具體優(yōu)化。簡而言之,PCI-E 3.0就跟高速路一樣,車輛跑得更快,發(fā)車間隔更低,座位更舒適。
pci express基本概念
PCI Express的接口根據(jù)總線位寬不同而有所差異,包括X1、X4、X8以及X16(X2模式將用于內(nèi)部接口而非插槽模式)。較短的PCI Express卡可以插入較長的PCI Express插槽中使用。PCI Express接口能夠支持熱拔插,這也是個不小的飛躍。PCI Express卡支持的三種電壓分別為+3.3V、3.3Vaux以及+12V。用于取代AGP接口的PCI Express接口位寬為X16,將能夠提供5GB/s的帶寬,即便有編碼上的損耗但仍能夠提供4GB/s左右的實際帶寬,遠遠超過AGP 8X的2.1GB/s的帶寬。
PCI Express規(guī)格從1條通道連接到32條通道連接,有非常強的伸縮性,以滿足不同系統(tǒng)設(shè)備對數(shù)據(jù)傳輸帶寬不同的需求。例如,PCI Express X1規(guī)格支持雙向數(shù)據(jù)傳輸,每向數(shù)據(jù)傳輸帶寬250MB/s,PCI Express X1已經(jīng)可以滿足主流聲效芯片、網(wǎng)卡芯片和存儲設(shè)備對數(shù)據(jù)傳輸帶寬的需求,但是遠遠無法滿足圖形芯片對數(shù)據(jù)傳輸帶寬的需求。因此,必須采用PCI Express X16,即16條點對點數(shù)據(jù)傳輸通道連接來取代傳統(tǒng)的AGP總線。PCI Express X16也支持雙向數(shù)據(jù)傳輸,每向數(shù)據(jù)傳輸帶寬高達4GB/s,雙向數(shù)據(jù)傳輸帶寬有8GB/s之多,相比之下,目前廣泛采用的AGP 8X數(shù)據(jù)傳輸只提供2.1GB/s的數(shù)據(jù)傳輸帶寬。
盡管PCI Express技術(shù)規(guī)格允許實現(xiàn)X1(250MB/秒),X2,X4,X8,X12,X16和X32通道規(guī)格,但是依目前形式來看,PCI Express X1和PCI Express X16將成為PCI Express主流規(guī)格,同時芯片組廠商將在南橋芯片當中添加對PCI Express X1的支持,在北橋芯片當中添加對PCI Express X16的支持。除去提供極高數(shù)據(jù)傳輸帶寬之外,PCI Express因為采用串行數(shù)據(jù)包方式傳遞數(shù)據(jù),所以PCI Express接口每個針腳可以獲得比傳統(tǒng)I/O標準更多的帶寬,這樣就可以降低PCI Express設(shè)備生產(chǎn)成本和體積。另外,PCI Express也支持高階電源管理,支持熱插拔,支持數(shù)據(jù)同步傳輸,為優(yōu)先傳輸數(shù)據(jù)進行帶寬優(yōu)化。
在兼容性方面,PCI Express在軟件層面上兼容目前的PCI技術(shù)和設(shè)備,支持PCI設(shè)備和內(nèi)存模組的初始化,也就是說目前的驅(qū)動程序、操作系統(tǒng)無需推倒重來,就可以支持PCI Express設(shè)備。PCI Express是新一代能夠提供大量帶寬和豐富功能以實現(xiàn)令人激動的新式圖形應用的全新架構(gòu)。PCI Express可以為帶寬渴求型應用分配相應的帶寬,大幅提高中央處理器(CPU)和圖形處理器(GPU)之間的帶寬。對最終用戶而言,他們可以感受影院級圖象效果,并獲得無縫多媒體體驗。
PCI Express的主要優(yōu)勢就是數(shù)據(jù)傳輸速率高,目前最高的16X 2.0版本可達到10GB/s,而且還有相當大的發(fā)展?jié)摿?。PCI Express也有多種規(guī)格,從PCI Express 1X到PCI Express 16X,能滿足現(xiàn)在和將來一定時間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。目前,PCI-Express最新的接口是PCIe 3.0接口,其比特率為8GT/s,約為上一代產(chǎn)品帶寬的兩倍,并且包含發(fā)射器和接收器均衡、PLL改善以及時鐘數(shù)據(jù)恢復等一系列重要的新功能,用以改善數(shù)據(jù)傳輸和數(shù)據(jù)保護性能。像現(xiàn)在的INTEL、IBM、、LSI、OCZ、、三星(計劃中)、SanDisk、STEC、SuperTalent和東芝(計劃中)等,而針對海量的數(shù)據(jù)增長使得用戶對規(guī)模更大、可擴展性更強的系統(tǒng)所應用,PCIe 3.0技術(shù)的加入最新的LSI MegaRAID控制器及HBA產(chǎn)品的出色性能,就可以實現(xiàn)更大的系統(tǒng)設(shè)計靈活性。
PCI Express采用串行方式傳輸Data。它和原有的ISA、PCI和AGP總線不同。這種傳輸方式,不必因為某個硬件的頻率而影響到整個系統(tǒng)性能的發(fā)揮。當然了,整個系統(tǒng)依然是一個整體,但是我們可以方便的提高某一頻率低的硬件的頻率,以便系統(tǒng)在沒有瓶頸的環(huán)境下使用。以串行方式提升頻率增進效能,關(guān)鍵的限制在于采用什么樣的物理傳輸介質(zhì)。目前人們普遍采用銅線路,而理論上銅這個材質(zhì)可以提供的傳輸極限是10 Gbps。這也就是為什么PCI Express的極限傳輸速度的答案。
因為PCI Express工作模式是一種稱之為“電壓差式傳輸”的方式。兩條銅線,通過相互間的電壓差來表示邏輯符號0和1。以這種方式進行資料傳輸,可以支持極高的運行頻率。所以在速度達到10Gbps后,只需換用光纖(Fibre Channel)就可以使之效能倍增。
PCI Express是下一階段的主要傳輸總線帶寬技術(shù)。然而,GPU對總線帶寬的需求是子系統(tǒng)中最高的,顯而易見的是,視頻在PCI Express應占有一定的分量。顯然,PCI Express的提出,并非是總線形式的一個結(jié)束。恰恰相反,其技術(shù)的成熟仍舊需要這個時間。當然了,趁這個時間,那些芯片、主板、視頻等廠家是否能出來支持是PCI Express發(fā)展的關(guān)鍵。不過,至今依然被看好的AGP8X的性能與PCI Express在性能上的差距雖然不是太明顯,但是隨著PCI Express的完善,其差距將是不言而喻的。
PCI-Express是最新的總線和接口標準,它原來的名稱為“3GIO”,是由英特爾提出的,很明顯英特爾的意思是它代表著下一代I/O接口標準。交由PCI-SIG(PCI特殊興趣組織)認證發(fā)布后才改名為“PCI-Express”。這個新標準將全面取代現(xiàn)行的PCI和AGP,最終實現(xiàn)總線標準的統(tǒng)一。它的主要優(yōu)勢就是數(shù)據(jù)傳輸速率高,目前最高可達到10GB/s以上,而且還有相當大的發(fā)展?jié)摿ΑCI Express也有多種規(guī)格,從PCI Express 1X到PCI Express 16X,能滿足現(xiàn)在和將來一定時間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。能支持PCI Express的主要是英特爾的i915和i925系列芯片組。當然要實現(xiàn)全面取代PCI和AGP也需要一個相當長的過程,就象當初PCI取代ISA一樣,都會有個過渡的過程。
PCI Express 2.0是PCI Express總線家族中的第二代版本。其中第一代的PCI Express 1.0標志于2002年正式發(fā)布,它采用高速串行工作原理,接口傳輸速率達到2.5GHz,而PCI Express 2.0則在1.0版本基礎(chǔ)上更進了一步,將接口速率提升到了5GHz,傳輸性能也翻了一番。目前新一代芯片組產(chǎn)品均可支持PCI Express 2.0總線技術(shù),X1模式的擴展口帶寬總和可達到1GB/s,X16圖形接口更可以達到16GB/s的驚人帶寬值。
PCIe的連接是建立在一個雙向的序列的(1-bit)點對點連接基礎(chǔ)之上,這稱之為“傳輸通道”。與PCI 連接形成鮮明對比的是PCI是基于總線控制,所有設(shè)備共同分享的單向32位并行總線。PCIe是一個多層協(xié)議,由一個對話層,一個數(shù)據(jù)交換層和一個物理層構(gòu)成。物理層又可進一步分為邏輯子層和電氣子層。邏輯子層又可分為物理代碼子層(PCS)和介質(zhì)接入控制子層(MAC)。
各式不同的PCI Express插槽(由上而下:x4,x16,x1,與 x16),相較于傳統(tǒng)的32-bit PCI插槽(最下方),取自于DFI的LanParty nF4 Ultra-D機板
于使用電力方面,每組流水線使用兩個單向的低電壓差分信號(LVDS)合計達到2.5兆波特。傳送及接收不同數(shù)據(jù)會使用不同的傳輸通道,每一通道可運作四項資料。兩個PCIe設(shè)備之間的連接成為“鏈接”,這形成了1組或更多的傳輸通道。各個設(shè)備最少支持1傳輸通道(x1)的鏈接。也可以有2,4,8,16,32個通道的鏈接。這可以更好的提供雙向兼容性。(x2模式將用于內(nèi)部接口而非插槽模式)PCIe卡能使用在至少與之傳輸通道相當?shù)牟宀凵希ɡ鐇1接口的卡也能工作在x4或x16的插槽上)。一個支持較多傳輸通道的插槽可以建立較少的傳輸通道(例如8個通道的插槽能支持1個通道)。PCIe設(shè)備之間的鏈接將使用兩設(shè)備中較少通道數(shù)的作為標準。一個支持較多通道的設(shè)備不能在支持較少通道的插槽上正常工作,例如x4接口的卡不能在x1的插槽上正常工作(插不入),但它能在x4的插槽上只建立1個傳輸通道(x1)。PCIe卡能在同一數(shù)據(jù)傳輸通道內(nèi)傳輸包括中斷在內(nèi)的全部控制信息。這也方便了與PCI的兼容。多傳輸通道上的數(shù)據(jù)傳輸采取交叉存取,這意味著連續(xù)字節(jié)交叉存取在不同的通道上。這一特性被稱之為“數(shù)據(jù)條紋”,需要非常復雜的硬件支持連續(xù)數(shù)據(jù)的同步存取,也對鏈接的數(shù)據(jù)吞吐量要求極高。由于數(shù)據(jù)填充的需求,數(shù)據(jù)交叉存取不需要縮小數(shù)據(jù)包。與其它高速數(shù)傳輸協(xié)議一樣,時鐘信息必須嵌入信號中。在物理層上,PCIe采用常見的8B/10B代碼方式來確保連續(xù)的1和0字符串長度符合標準,這樣保證接收端不會誤讀。編碼方案用10位編碼比特代替8個未編碼比特來傳輸數(shù)據(jù),占用20%的總帶寬。有些協(xié)議(如SONET)使用另外的編碼結(jié)構(gòu)如“不規(guī)則”在數(shù)據(jù)流中嵌入時鐘信息。PCIe的特性也定義了一種“不規(guī)則化”的運算方法,但這種方法與SONET完全不同,它的方法主要用來避免數(shù)據(jù)傳輸過程中的數(shù)據(jù)重復而出現(xiàn)數(shù)據(jù)散射。第一代PCIe采用2.5兆位單信號傳輸率,PCI-SIG計劃在未來版本中增強到5~10兆位。
數(shù)據(jù)鏈接層采用按序的交換層信息包(Transaction Layer Packets,TLPs),是由交換層生成,按32位循環(huán)冗余校驗碼(CRC,本文中用LCRC)進行數(shù)據(jù)保護,采用著名的協(xié)議(Ack and Nak signaling)的信息包。TLPs能通過LCRC校驗和連續(xù)性校驗的稱為Ack(命令正確應答);沒有通過校驗的稱為Nak(沒有應答)。沒有應答的TLPs或者等待超時的TLPs會被重新傳輸。這些內(nèi)容存儲在數(shù)據(jù)鏈接層的緩存內(nèi)。這樣可以確保TLPs的傳輸不受電子噪音干擾。
Ack和Nak信號由低層的信息包傳送,這些包被稱為數(shù)據(jù)鏈接層信息包(Data Link Layer Packet,DLLP)。DLLP也用來傳送兩個互連設(shè)備的交換層之間的流控制信息和實現(xiàn)電源管理功能。
PCI Express采用分離交換(數(shù)據(jù)提交和應答在時間上分離),可保證傳輸通道在目標端設(shè)備等待發(fā)送回應信息傳送其它數(shù)據(jù)信息。它采用了可信性流控制。這一模式下,一個設(shè)備廣播它可接收緩存的初始可信信號量。鏈接另一方的設(shè)備會在發(fā)送數(shù)據(jù)時統(tǒng)計每一發(fā)送的TLP所占用的可信信號量,直至達到接收端初始可信信號最高值。接收端在處理完畢緩存中的TLP后,它會回送發(fā)送端一個比初始值更大的可信信號量。可信信號統(tǒng)計是定制的標準計數(shù)器,這一算法的優(yōu)勢,相對于其他算法,如握手傳輸協(xié)議等,在于可信信號的回傳反應時間不會影響系統(tǒng)性能,因為如果雙方設(shè)備的緩存足夠大的話,是不會出現(xiàn)達到可信信號最高值的情況,這樣發(fā)送數(shù)據(jù)不會停頓。第一代PCIe標稱可支持每傳輸通道單向每秒250兆字節(jié)的數(shù)據(jù)傳輸率。這一數(shù)字是根據(jù)物理信號率2500兆波特除以編碼率(10位/每字節(jié))計算而得。這意味著一個16通道(x16)的PCIe卡理論上可以達到單向250*16=4000兆字節(jié)/秒(3.7G字節(jié)/每秒)。實際的傳輸率要根據(jù)數(shù)據(jù)有效載荷率,即依賴于數(shù)據(jù)的本身特性,這是由更高層(軟件)應用程序和中間協(xié)議層決定。PCI Express與其它高速序列連接系統(tǒng)相似,它依賴于傳輸?shù)聂敯粜裕–RC校驗和Ack算法)。長時間連續(xù)的單向數(shù)據(jù)傳輸(如高速存儲設(shè)備)會造成>95%的PCIe通道數(shù)據(jù)占用率。這樣的傳輸受益于增加的傳輸通道,但大多數(shù)應用程序如USB或以太網(wǎng)絡(luò)控制器會把傳輸內(nèi)容拆成小的數(shù)據(jù)包,同時還會強制加上確認信號。這類數(shù)據(jù)傳輸由于增加了數(shù)據(jù)包的解析和強制中斷,降低了傳輸通道的效率。這種效率的降低并非只出現(xiàn)在PCIe上。
產(chǎn)品名稱 ? 詳細參數(shù) ?
影馳9600GT中將版 ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce 9600GT 制造工藝:65納米 顯存類型:GDDR3 顯存容量(MB):512 總線接口:PCI Express 2.0 16X 顯存速度(ns):1.0ns 顯存位寬:256bit 核心頻率:650MHz 顯存頻率:1800MHz ?
七彩虹逸彩9600GT-GD3 CF黃金版 512M N1 ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce 9600GT 制造工藝:55納米 顯存類型:GDDR3 顯存容量(MB):512 顯存速度(ns):1.0ns 總線接口:PCI Express 2.0 16X 顯存位寬:256bit 核心頻率:600MHz 顯存頻率:1800MHz ?
七彩虹逸彩9800GT-GD3 冰封騎士3F 512M ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce 9800 GT 制造工藝:55納米 顯存類型:GDDR3 顯存容量(MB):512 顯存速度(ns):1.0ns 總線接口:PCI Express 2.0 16X 顯存位寬:256bit 核心頻率:600MHz 顯存頻率:1800MHz ?
影馳9800GT+中將版 ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce 9800 GT 制造工藝:55納米 顯存類型:GDDR3 顯存容量(MB):512 顯存速度:0.8ns 總線接口:PCI Express 2.0 16X 顯存位寬:256bit 核心頻率:650MHz 顯存頻率:2200MHz ?
影馳GTX260+上將 ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce GTX 260 制造工藝:55納米 顯存類型:GDDR3 顯存容量(MB):896 顯存速度:0.8ns 總線接口:PCI Express 2.0 16X 顯存位寬:448bit 核心頻率:625MHz 顯存頻率:2000MHz ?
影馳9600GT節(jié)能加強版 ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce 9600GT 顯存類型:GDDR3 顯存容量(MB):512 總線接口:PCI Express 2.0 16X 顯存速度:1.0ns 顯存位寬:256bit 核心頻率:600MHz 顯存頻率:1600MHz ?
影馳9600GT加強版 ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce 9600GT 制造工藝:55納米 顯存類型:GDDR3 顯存容量(MB):512 顯存速度(ns):1.0ns 總線接口:PCI Express 2.0 16X 顯存位寬:256bit 核心頻率:650MHz 顯存頻率:1800MHz ?
藍寶石HD4850 512M 海外版 HDMI ? 芯片廠商:ATI 顯卡芯片:Radeon HD 4850 制造工藝:55納米 顯存類型:GDDR3 顯存容量(MB):512 顯存速度(ns):1.0ns 總線接口:PCI Express 2.0 16X 顯存位寬:256bit 核心頻率:650MHz 顯存頻率:2000MHz ?
nⅥDIA Quadro NVS 290 ? 適用類型:工作站 制造工藝:80納米 顯存位寬:64bit 核心頻率:300MHz 顯卡接口:PCI Express x16或PCI Express x1 DirectX版本:10 ?
藍寶石HD3850藍曜天刃PRO 512MB ? 芯片廠商:ATI 顯卡芯片:Radeon HD 3850 顯存類型:DDRⅢ 顯存容量(MB):512 顯存位寬:256bit 總線接口:PCI Express 2.0 顯存速度(ns):1.0ns ?
影馳9600GTE上將版 ? 芯片廠商:NⅥDIA 顯卡芯片:GeForce 9600GT 顯存類型:DDRⅢ 顯存容量(MB):512 顯存位寬:256bit 總線接口:PCI Express 2.0 顯存速度(ns):1.0ns ?
SVC404E是一款高性價比、高清晰度、質(zhì)量穩(wěn)定的PCI-E專業(yè)流媒體采集卡。該產(chǎn)品主要針對流媒體領(lǐng)域的要求,采用通用的 DirectShow 驅(qū)動架構(gòu),具有高效率的視頻和聲音采集能力。高性能的模擬視頻前端濾波處理能力、高精度的音頻采樣能力,大大提升了視音頻采集的清晰度。
PCI Express是新一代能夠提供大量帶寬和豐富功能的新式圖形架構(gòu)。PCI Express可以大幅提高中央處理器(CPU)和圖形處理器(GPU)之間的帶寬。它可以給視頻應用者更完美地享受影院級的圖象效果,并獲得無縫多媒體體驗。
基于互聯(lián)網(wǎng)流媒體在線直播、視頻會議系統(tǒng)、VOD點播、遠程監(jiān)控、教學、 DVD制作,硬盤播出、廣告截播、媒體資產(chǎn)管理。
四路獨立的視音頻采集處理。
每路獨立可以調(diào)成NTSC或PAL制。
四路視頻輸入和四路音頻輸入。
每路支持最大解晰度為NTSC:720x480;PAL:720X576。
支持大多數(shù)的視音頻采集軟件,如Media Encoder,Helix Real Producer等。
支持最大幀率30fps。
四路無壓縮視音頻數(shù)據(jù)DMA信道,使得四路視音頻預覽零CPU占用率。
高性能的模擬視頻前端濾波處理能力,使原信號得到低碼率高清晰的還原。
早在2007年上半年P(guān)CI-E 2.0版規(guī)范剛剛公布的時候,PCI Express技術(shù)標準組織PCI-SIG就準備用兩年多的時間將其快速進化到第三代,但是誰也沒想到PCI-E 3.0的醞釀過程會如此一波三折,直到今天才終于修成正果。
PCI-SIG主席兼總裁幾乎淚流滿面:“PCI-SIG始終致力于I/O創(chuàng)新,我們也很驕傲地向我們的成員發(fā)布PCI-E 3.0規(guī)范。PCI-E 3.0架構(gòu)從細節(jié)上對前兩代PCI-E規(guī)范進行了極大地改進,為我們的成員在各自領(lǐng)域繼續(xù)創(chuàng)新提供了所必需的性能和功能?!?/p>
在對可制造性、成本、功耗、復雜性、兼容性等諸多方面進行綜合、平衡之后,PCI-E 3.0規(guī)范將數(shù)據(jù)傳輸率提升到8GHz|8GT/s(最初也預想過10GHz),并保持了對PCI-E 2.x/1.x的向下兼容,繼續(xù)支持2.5GHz、5GHz信號機制?;诖耍琍CI-E 3.0架構(gòu)單信道(x1)單向帶寬即可接近1GB/s,十六信道(x16)雙向帶寬更是可達32GB/s。
PCI-E 3.0同時還特別增加了128b/130b解碼機制,可以確保幾乎100%的傳輸效率,相比此前版本的8b/10b機制提升了25%,從而促成了傳輸帶寬的翻番,延續(xù)了PCI-E規(guī)范的一貫傳統(tǒng)。
新規(guī)范在信號和軟件層的其他增強之處還有數(shù)據(jù)復用指示、原子操作、動態(tài)電源調(diào)整機制、延遲容許報告、寬松傳輸排序、基地址寄存器(BAR)大小調(diào)整、I/O頁面錯誤等等,從而全方位提升平臺效率、軟件模型彈性、架構(gòu)伸縮性。
PCI-E 3.0規(guī)范完整文檔現(xiàn)已向PCI-SIG組織成員公布其中詳細描述了PCI-E架構(gòu)、互聯(lián)屬性、結(jié)構(gòu)管理、編程接口等等,但沒有公開發(fā)表。另外,intel X79高端芯片組經(jīng)已完整支持pci-e3.0規(guī)格,AMD最新架構(gòu)旗艦顯卡AMD Radeon 7970,以及其他采用pci-e 3.0規(guī)格的顯卡將于2012年陸續(xù)發(fā)布。
AMD和HP將改進PCI Express 3.0規(guī)范
AMD和惠普公司的專家日前為PCI Express 3.0開發(fā)了兩個新的擴展功能規(guī)范,藉由這兩項新規(guī)范,除了可以降低相關(guān)微電路成本外還可以增加對多協(xié)議的支持,并且可以降低設(shè)備對中央處理器的訪問頻率。
相關(guān)開發(fā)人員希望他們的提案能夠被明年才發(fā)布的PCI-E 3.0規(guī)范所采納。上述兩個擴展功能并不互相依賴,它們主要應用于內(nèi)置系統(tǒng)或高速系統(tǒng)的圖形應用。第一個擴展功能被稱為多路復用協(xié)議,它利用板卡上的一系列模塊,實現(xiàn)PCI-E和其他7種不同的協(xié)議之間的動態(tài)切換。利用該功能,我們可以構(gòu)建這樣一個解決方案:通過PCI-E接口,處理器和顯卡通過QPI(Quick Path Interconnect)或者HT(Hyper Transport)連接。
第二個擴展功能被稱為輕信息,它允許協(xié)處理器及外圍設(shè)備在存儲系統(tǒng)的支持下,通過PCI-E接口互相通信,而不必再經(jīng)過中央處理器。例如,以太網(wǎng)交換機可以不通過中央處理器而獨立的編碼和解碼數(shù)據(jù)。
另外,這兩項擴展功能適用于工作頻率為2.5GHz、5GHz和8GHz版本的PCI-E規(guī)范。
PCI-E 3.0規(guī)范向下兼容PCI-E 2.0和PCI-E 1.0,最高傳輸速度可達32GB/s,有望在2010年出現(xiàn)相關(guān)產(chǎn)品。
PCI Express 2.0和PCI Express16的區(qū)別
PCI-E 2.0相對于目前的1.0來說,的確是名副其實的雙倍規(guī)格:
帶寬翻倍:將單通道PCI-E X1的帶寬提高到了500MB/s,也就是雙向1GB/s;
通道翻倍:顯卡接口標準升級到PCI-E X32,帶寬可達32GB/s;
插槽翻倍:芯片組/主板默認應該擁有兩條PCI-E X32插槽;
功率翻倍:目前PCI-E插槽所能提供的電力最高為75W,2.0版本可能會提高至200W以上,目前還不確定。
PCI-Express是當前主流的總線和接口標準,它原來的名稱為“3GIO”,是由Intel提出的,很明顯Intel的意思是它代表著下一代I/O 接口標準。交由PCI-SIG(PCI特殊興趣組織)認證發(fā)布后才改名為“PCI-Express”。這個新標準將全面取代現(xiàn)行的PCI和AGP,最終實現(xiàn)總線標準的統(tǒng)一。1990年引進PCI總線接口時,由于其具有處理器獨立性、緩沖隔絕以及總線控制和隨插即用等機制及特性,不久之后便一舉統(tǒng)一了包含ISA、VESA、VL BUS、EISA以及MCA等總線規(guī)格,成為個人計算機中的總線插槽主流。
不過其運作頻率的進步不若中央處理器那般突飛猛進,因此在面對新一代的擴充卡及周邊時,已經(jīng)有力不從心的感覺,而共享式的設(shè)計,單一高速周邊(如Gb以太網(wǎng)絡(luò)或IEEE 1394b)可能就會將PCI的所有頻寬吃光。雖然針對特定用途也有高頻率或具備獨立頻寬的版本(如PCI-X和AGP)出現(xiàn),但是成本的高昂以及使用上的限制,這些特殊規(guī)格PCI并沒有成為通用標準。
于2007年1月通過的PCI Express 2.0標準,除了在維持與目前PCI Express 1.1版兼容性的前提下,對單一通道寬度倍增以外(由原先2.5Gbps提升至5Gbps),并且在原有的特性之下加入了幾項先進的功能,以期更為符合未來的需求。
I/O Vitualization-可應用于包括設(shè)備共享、地址轉(zhuǎn)換服務(wù)(ATS)以及單/多處理器系統(tǒng)的單獨規(guī)格??商峁┙o多部虛擬機器共享多種包含網(wǎng)卡等I/O設(shè)備,有助于系統(tǒng)管理者在開發(fā)以及管理上的方便性。
更強的安全保護機制-可允許軟件來看至互連的封包路由,以防止被不良意圖人士進行欺騙以及竊取封包數(shù)據(jù),或者是對于數(shù)據(jù)進行假路由,在未來PCI Express 2.0規(guī)范中,這個特性將會被包含在芯片組、交換芯片以及多功能組件之中。
可自動調(diào)整的連結(jié)速度-當連結(jié)頻寬或速率下降時,控制軟件將會自動偵測并且對硬件進行通報,而自動對連結(jié)速度進行調(diào)整,動態(tài)配置PCI Express總線的信道。
更高的供電規(guī)格-未來高階顯示卡將會更為耗電,比如說NⅥDIA即將在11月發(fā)表的G80(代號)繪圖卡,其耗電量可能高達300W左右,目前1.1版的PCI Express規(guī)范只能提供70W左右,完全不敷目前及未來高階顯示卡之用,因此在2.0版規(guī)范中,將供電能力大幅提升至300W左右。
PCI Express纜線連接規(guī)范-這是屬于新的應用,就如同目前SATA連接規(guī)范中有一個eSATA的外部聯(lián)機標準,纜線化的PCI Express可提供更為靈活的使用性,比如說計算機的網(wǎng)絡(luò)、儲存或顯示組件就不必連接至計算機主機板上,只要透過纜線連結(jié),顯示周邊與儲存周邊都可以擁有獨立的電源以及配置空間。甚至也可以進行服務(wù)器之間的互連,達到叢集的目的。
除了以上所提到的以外,更為高速的PCI Express也可以提供整合型圖形芯片對主存儲器更高的讀取速度,不過依照以往的經(jīng)驗,在這方面的改進對于整合型圖形芯片的效能增長可能并不會很大,影響效能的主要因素還是在于繪圖芯片本身的設(shè)計。
不過高速序列架構(gòu)不僅只于PCI Express一家而已,類似架構(gòu)的標準還有HyperTransport、Infiniband、RapidIO以及StarFabric等,這些競爭對手也都有各自龐大勢力在支撐。除了背后勢力以外,在技術(shù)上也不見得會輸給PCI Express,比如說Infiniband、StarFabric可藉軟件追蹤拓樸結(jié)構(gòu)變化,以實現(xiàn)熱插拔功能,而HyperTransport及RapidIO則是可藉由減少封包大小來加快反應速度,相較起來,PCI Express則是顯得較為中庸,延伸應用較少。
截至2006年底,PCI Express已經(jīng)成為個人計算機主機板的標準,由于其完全透明的軟件層設(shè)計讓軟硬件開發(fā)者可以在利用最少資源的情況下得到最好的效能表現(xiàn),不僅成為高階3D加速卡的指定連接方式,對消費者來說,也成為了效能表現(xiàn)的代名詞。至于PCI Express在筆記型計算機上的延伸標準ExpressCard,雖然面世已有一段時間,但是在支持周邊仍不夠豐富的情況之下,目前僅少數(shù)筆記型計算機廠商具有較全面的支持。
1990年引進PCI總線接口時,由于其具有處理器獨立性、緩沖隔絕以及總線控制和隨插即用等機制及特性,不久之后便一舉統(tǒng)一了包含ISA、VESA、VL BUS、EISA以及MCA等總線規(guī)格,成為個人計算機中的總線插槽主流。
不過其運作頻率的進步不若中央處理器那般突飛猛進,因此在面對新一代的擴充卡及周邊時,已經(jīng)有力不從心的感覺,而共享式的設(shè)計,單一高速周邊(如Gb以太網(wǎng)絡(luò)或IEEE 1394b)可能就會將PCI的所有頻寬吃光。雖然針對特定用途也有高頻率或具備獨立頻寬的版本(如PCI-X和AGP)出現(xiàn),但是成本的高昂以及使用上的限制,這些特殊規(guī)格PCI并沒有成為通用標準。
為了因應下一代周邊的I/O頻寬需求,以及對于整體架構(gòu)上的統(tǒng)一化設(shè)計,Intel結(jié)合各大IT廠商,制訂出PCI-Express規(guī)格。PCI-Express架構(gòu)中,包含了五個堆棧層,其中與過去PCI架構(gòu)在軟件層(加載儲存架構(gòu)以及平面地址空間)方面的兼容性,確保了現(xiàn)存應用程序與驅(qū)動程序不需要做出任何變革即可正常運作。而由于PCI-Express在設(shè)定組態(tài)上,也同樣使用了過去應用在PCI上的隨插即用標準機制。軟件層以封包為基礎(chǔ)的設(shè)計,并且藉由分割執(zhí)行的通訊協(xié)議,產(chǎn)生可由執(zhí)行曾傳送至I/O裝置的讀取以及寫入需求。而連結(jié)層則是為這些封包加入編號以及錯誤修正碼,以求達到可靠的數(shù)據(jù)傳輸結(jié)果。至于在傳輸實體層方面,則是實作了包含一傳輸對以及一接收對的雙重單通道,每個方向皆具備有2.5Gbps的初始速度,而且可以藉由增加訊號對,以行成多路徑來線性擴展。以一個信道2.5Gbps的速度為傳輸基礎(chǔ),在實體曾提供了x1、x2、x4、x8、x16以及x32等代表信道數(shù)量以及路徑寬度來表示其實際傳輸速度。
格式:pdf
大?。?span id="k7wgqs2" class="single-tag-height">154KB
頁數(shù): 2頁
評分: 4.7
格式:pdf
大?。?span id="sz2rbp2" class="single-tag-height">154KB
頁數(shù): 未知
評分: 4.7
幅相一致性是單脈沖體制相控陣雷達的重要指標,其對雷達測角精度影響很大。采用虛擬儀器技術(shù)、自適應處理技術(shù)設(shè)計了基于PXI總線的幅相一致性測試模塊,實現(xiàn)了幅相一致性的快速同步自動測試。試驗結(jié)果表明,該模塊在測試精度、測試方便性和實用性方面與專業(yè)矢量電壓表測試結(jié)果相當。對雷達性能測試能力的提高具有很大的實用價值和指導意義。
PCI Express 2.0是PCI Express總線家族中的第二代版本。其中第一代的PCI Express 1.0標志于2002年正式發(fā)布,它采用高速串行工作原理,接口傳輸速率達到2.5GHz,而PCI Express 2.0則在1.0版本基礎(chǔ)上更進了一步,將接口速率提升到了5GHz,傳輸性能也翻了一番。目前新一代芯片組產(chǎn)品均可支持PCI Express 2.0總線技術(shù),X1模式的擴展口帶寬總和可達到1GB/s,X16圖形接口更可以達到16GB/s的驚人帶寬值。
PCI Express 2.0的基礎(chǔ)技術(shù)沿襲了上一代1.0版本的技術(shù),即都采用高速串行總線技術(shù),依靠高頻率來獲得高性能,因此PCI Express也一度被人們稱為"串行PCI"。由于串行傳輸抗干擾能力很強,容易達到較高的頻率,再加上差分信號技術(shù)的輔助,PCI Express更容易達到較高的傳輸頻率,其中PCI Express 1.0總線頻率為2.5GHz,2.0版進一步提升到了5GHz。PCI Express采用全雙工運作模式,基本的PCI Express擁有4根傳輸線路,其中2線用于數(shù)據(jù)發(fā)送,2線用于數(shù)據(jù)接收,發(fā)送數(shù)據(jù)和接收數(shù)據(jù)可以同步進行,相比之下,并行體系的PCI總線在一個時鐘周期內(nèi)只能做單向數(shù)據(jù)傳輸,效率只有PCI Express的1/2,加之PCI Express采用8b/10b編碼的內(nèi)嵌時鐘技術(shù),時鐘信息被直接寫入數(shù)據(jù)流中,這比PCI總線更能有效地節(jié)省傳輸通道,提高傳輸效率。另外,PCI Express沒有沿用傳統(tǒng)地共享式結(jié)構(gòu),它采用點對點工作模式(Peer to Peer,也被簡稱為P2P),每個PCI設(shè)備都有自己的專用傳輸線路,這樣就無需向整條總線申請帶寬,可避免多個設(shè)備爭搶帶寬的問題,而在共享結(jié)構(gòu)的PCI系統(tǒng)中卻經(jīng)常會發(fā)生多個設(shè)備爭搶帶寬的情況。
由于傳輸頻率提高了一倍,PCI Express 2.0也就擁有了翻倍的效能,如一條X16圖形插槽可提供高達16GB/s的傳輸性能,可以很好地滿足高階圖形卡、協(xié)處理器加速卡等數(shù)據(jù)密集設(shè)備地需要。而除速度方面的提升以外,PCI Express 2.0也帶來了一些新的技術(shù)特性,例如PCI Express 2.0新增動態(tài)連接功能,系統(tǒng)可以根據(jù)需要動態(tài)、連續(xù)地調(diào)整總線的速度,達到降低功耗的目的,這一功能對于節(jié)電至上的移動設(shè)備來說尤其有用。而如果傳輸負載增加,軟件可以及時調(diào)整PCI Express 2.0的配置,使其工作在較高的頻率上,以保證系統(tǒng)性能不會遭受影響。其次,PCI Express 2.0規(guī)范具有訪問控制功能,在點對點的數(shù)據(jù)傳輸中,軟件可以對互連的包路由進行控制,防止黑客通過欺騙或數(shù)據(jù)重新路由的手段來竊取數(shù)據(jù)。
PCI Express 2.0保持對現(xiàn)行1.0/1.1規(guī)范的兼容,舊的PCI Express擴展卡依然可以在PCI Express 2.0規(guī)范的系統(tǒng)中正常運行。同樣,PCI Express 2.0擴展設(shè)備也可以工作在1.0的體統(tǒng)中,只不過此時設(shè)備必須工作在1.0兼容模式下。
PCI Express 2.0已經(jīng)正式開始進入實用階段,AMD的Radeon HD 3800系列和NVIDIA的GeForce 9系列顯示卡都采用PCI Express 2.0接口技術(shù),新一代芯片組也都全部支持PCI Express 2.0,在未來一年內(nèi)即可完成更新?lián)Q代。PCI Express 2.0的引入將給計算機的圖形性能帶來積極的影響。首先,多GPU平臺將從高帶寬中受益,現(xiàn)行芯片組還無法提供足夠多的PCI Express通道,在多GPU平臺中,顯示卡不得不工作在X8甚至X4模式下,總線帶寬稱為瓶頸,遷移到2.0之后,X8模式可以提供8GB/s帶寬,X4模式也能夠提供4GB/s,可以很好地解決多GPU平臺總線帶寬不夠充分的問題。其次,整合圖形也將從PCI Express 2.0中受益,PCI Express 2.0可以提供足夠快的通道,集成圖形處理器可以獲得更充裕的內(nèi)存資源,這對于提升圖形效能非常有幫助。而在服務(wù)器領(lǐng)域,串行SAS磁盤接口的速率將提升到6Gbps,萬兆以太網(wǎng)、光線信道等高速傳輸鏈路對于總線的要求都非常高,PCI Express 2.0的及時出臺顯然是非常必要的。
在完成PCI Express 2.0標準制定之后,負責PCI Express總線標準的PCI-SIG組織現(xiàn)在開始進行新的工作,目前它們正在制定線纜版的PCI Express標準,這種快速的PCI Express線纜可以用于連接不同機架中的服務(wù)器,將多部服務(wù)器連成一個有機整體。另外,PCI-SIG在I/O虛擬化方面的工作也在持續(xù)進行,這項技術(shù)將有效地提升虛擬機對硬件資源地管理。除了這兩者之外,著眼于未來的PCI Express 3.0規(guī)范也提上了日程,目前我們已知PCI Express 3.0將工作在8GHz頻率上,取消了傳統(tǒng)的8b/10b編碼,它將引入包括信號強化(enhanced signaling)、數(shù)據(jù)完整性(data integrity)、傳輸接收均衡、PLL改善、時脈數(shù)據(jù)恢復和通用擴展等多項技術(shù),最終規(guī)格預計將于2009年公布,2010年左右進入實用化階段。