設(shè)備控制器

該接口用于實(shí)現(xiàn)CPU與設(shè)備控制器之間的通信。共有三類信號(hào)線: 數(shù)據(jù)線、地址線和控制線。數(shù)據(jù)線通常與兩類寄存器相連接，第一類是數(shù)據(jù)寄存器(在控制器中可以有一個(gè)或多個(gè)數(shù)據(jù)寄存器，用于存放從設(shè)備送來(lái)的數(shù)據(jù)(輸入)或從CPU送來(lái)的數(shù)據(jù)(輸出));第二類是控制/狀態(tài)寄存器(在控制器中可以有一個(gè)或多個(gè)這類寄存器，用于存放從CPU送來(lái)的控制信息或設(shè)備的狀態(tài)信息)。

在一個(gè)設(shè)備控制器上，可以連接一個(gè)或多個(gè)設(shè)備。相應(yīng)地，在控制器中便有一個(gè)或多個(gè)設(shè)備接口，一個(gè)接口連接一臺(tái)設(shè)備。在每個(gè)接口中都存在數(shù)據(jù)、控制和狀態(tài)三種類型的信號(hào)?？刂破髦械腎/O邏輯根據(jù)處理機(jī)發(fā)來(lái)的地址信號(hào)去選擇一個(gè)設(shè)備接口。

在設(shè)備控制器中的I/O邏輯用于實(shí)現(xiàn)對(duì)設(shè)備的控制。它通過一組控制線與處理機(jī)交互，處理機(jī)利用該邏輯向控制器發(fā)送I/O命令;I/O邏輯對(duì)收到的命令進(jìn)行譯碼。每當(dāng)CPU要啟動(dòng)一個(gè)設(shè)備時(shí)，一方面將啟動(dòng)命令發(fā)送給控制器;另一方面又同時(shí)通過地址線把地址發(fā)送給控制器，由控制器的I/O邏輯對(duì)收到的地址進(jìn)行譯碼，再根據(jù)所譯出的命令對(duì)所選設(shè)備進(jìn)行控制。

控制器的作用是控制和協(xié)調(diào)整個(gè)計(jì)算機(jī)的動(dòng)作控制通常需要程序計(jì)數(shù)器(PC)、指令寄存器(IR)、指令譯碼器(ID)、定時(shí)與控制電路以及脈沖源、中斷等共同完成。控制器由:指令寄存器Instruction Register、指令譯碼器Instruction Decoder、定時(shí)與控制電路Programmable Logic Array、程序計(jì)數(shù)器Program Counter、標(biāo)志寄存器Flags Register、堆棧和堆棧指針Stack Pointer、寄存器組等構(gòu)成。

CPU可以向控制器發(fā)送多種不同的命令，設(shè)備控制器應(yīng)能接收并識(shí)別這些命令。為此，在控制器中應(yīng)具有相應(yīng)的控制寄存器，用來(lái)存放接收的命令和參數(shù)，并對(duì)所接收的命令進(jìn)行譯碼。例如，磁盤控制器可以接收CPU發(fā)來(lái)的Read、Write、Format等15條不同的命令，而且有些命令還帶有參數(shù);相應(yīng)地，在磁盤控制器中有多個(gè)寄存器和命令譯碼器等。

這是指實(shí)現(xiàn)CPU與控制器之間、控制器與設(shè)備之間的數(shù)據(jù)交換。對(duì)于前者，是通過數(shù)據(jù)總線，由CPU并行地把數(shù)據(jù)寫入控制器，或從控制器中并行地讀出數(shù)據(jù);對(duì)于后者，是設(shè)備將數(shù)據(jù)輸入到控制器，或從控制器傳送給設(shè)備。為此，在控制器中須設(shè)置數(shù)據(jù)寄存器。

控制器應(yīng)記下設(shè)備的狀態(tài)供CPU了解。例如，僅當(dāng)該設(shè)備處于發(fā)送就緒狀態(tài)時(shí)，CPU才能啟動(dòng)控制器從設(shè)備中讀出數(shù)據(jù)。為此，在控制器中應(yīng)設(shè)置一狀態(tài)寄存器，用其中的每一位來(lái)反映設(shè)備的某一種狀態(tài)。當(dāng)CPU將該寄存器的內(nèi)容讀入后，便可了解該設(shè)備的狀態(tài)。

就像內(nèi)存中的每一個(gè)單元都有一個(gè)地址一樣，系統(tǒng)中的每一個(gè)設(shè)備也都有一個(gè)地址，而設(shè)備控制器又必須能夠識(shí)別它所控制的每個(gè)設(shè)備的地址。此外，為使CPU能向(或從)寄存器中寫入(或讀出)數(shù)據(jù)，這些寄存器都應(yīng)具有唯一的地址。例如，在IB-MPC機(jī)中規(guī)定，硬盤控制器中各寄存器的地址分別為320~32F之一?？刂破鲬?yīng)能正確識(shí)別這些地址，為此，在控制器中應(yīng)配置地址譯碼器。

由于I/O設(shè)備的速率較低而CPU和內(nèi)存的速率卻很高，故在控制器中必須設(shè)置一緩沖器。在輸出時(shí)，用此緩沖器暫存由主機(jī)高速傳來(lái)的數(shù)據(jù)，然后才以I/O設(shè)備所具有的速率將緩沖器中的數(shù)據(jù)傳送給I/O設(shè)備;在輸入時(shí)，緩沖器則用于暫存從I/O設(shè)備送來(lái)的數(shù)據(jù)，待接收到一批數(shù)據(jù)后，再將緩沖器中的數(shù)據(jù)高速地傳送給主機(jī)。

設(shè)備控制器還兼管對(duì)由I/O設(shè)備傳送來(lái)的數(shù)據(jù)進(jìn)行差錯(cuò)檢測(cè)。若發(fā)現(xiàn)傳送中出現(xiàn)了錯(cuò)誤，通常是將差錯(cuò)檢測(cè)碼置位，并向CPU報(bào)告，于是CPU將本次傳送來(lái)的數(shù)據(jù)作廢，并重新進(jìn)行一次傳送。這樣便可保證數(shù)據(jù)輸入的正確性。