時(shí)序邏輯電路檢修方法

在檢修時(shí)序邏輯電路之前應(yīng)盡可能熟悉系統(tǒng)的結(jié)構(gòu)原理和電路，然后是分析故障的表征特性，盡可能地縮小故障產(chǎn)生的范圍。較高檔的醫(yī)療設(shè)備一般帶有自診斷程序，可充分利用它查找故障，將故障定位到較小范圍。

時(shí)序邏輯電路較常采用±5V、±15V、±12V電源。當(dāng)電源對(duì)地短路或電源穩(wěn)定性差都可能導(dǎo)致系統(tǒng)故障，表現(xiàn)為系統(tǒng)無反應(yīng)、系統(tǒng)程序紊亂等。一般來說，電源對(duì)地短路是因?yàn)殡娙?去耦電容)短路產(chǎn)生的，找到故障電容最好的辦法是采用電流跟蹤儀跟蹤短路電流，沒有電流跟蹤儀的就只好將電路分單元查找替換。

時(shí)鐘電路一般由石英晶體電路組成(也有采用RC振蕩電路的)。根據(jù)經(jīng)驗(yàn)，石英晶體較易損壞?？捎檬静ㄆ鳒y(cè)試時(shí)鐘信號(hào)的頻率、振幅、相位，或簡(jiǎn)單地用邏輯探針檢測(cè)時(shí)鐘脈沖的有無。對(duì)各個(gè)單元電路的時(shí)鐘均應(yīng)檢測(cè)，以防斷線、松脫、干擾等引起時(shí)鐘脈沖的不正確。

用邏輯探針檢查總線上是否有脈沖活動(dòng)。若總線上沒有脈沖活動(dòng)，可繼續(xù)檢查總線驅(qū)動(dòng)器輸入端有無脈沖信號(hào)、驅(qū)動(dòng)器是否在允許狀態(tài)、驅(qū)動(dòng)器是否響應(yīng)激勵(lì)等，來確定故障是否是由于總線驅(qū)動(dòng)器引起的，然后輪流檢查每一個(gè)總線接收者。另外，可以關(guān)掉電源，用多用表檢查總線各線的對(duì)地電阻，如果所有線的阻值一樣，那么總線估計(jì)正常;如果一條或多條線的阻值與其余的不同，那么該線值得懷疑;如果有兩根線的阻值相同，而又高于或低于其它的線，那么這兩條線可能相互短路了。

用邏輯探針、示波器或邏輯分析儀觀察復(fù)位、使能、選通、讀寫、中斷、讀內(nèi)存等控制信號(hào)，可以較好地判斷集成電路(IC)是否正常工作。當(dāng)復(fù)位信號(hào)有效時(shí)，IC輸出應(yīng)被清零或置位，程序應(yīng)回到初始狀態(tài)運(yùn)行;當(dāng)使能信號(hào)有效而時(shí)鐘脈沖正常時(shí)，IC數(shù)據(jù)線上應(yīng)有脈沖活動(dòng);當(dāng)邏輯探針連到讀內(nèi)存線上，而指示燈沒有閃爍顯示(即讀內(nèi)存線上沒有脈沖活動(dòng))，說明微處理器可能在程序的某處卡住了，因?yàn)槊恳粭l指令讀地址處存儲(chǔ)器時(shí)，讀內(nèi)存線上通常是應(yīng)有脈沖信號(hào)的;對(duì)于中斷信號(hào)，可用邏輯探針來觀察是否發(fā)生中斷線路粘附，也可通過外加直流電壓或低電平來控制(允許或禁止)被測(cè)試的中斷。

接口卡、印刷板與插座插接時(shí)可能松脫或偏離中心導(dǎo)致接觸不良而引發(fā)故障，實(shí)際上很多故障的確是由此產(chǎn)生的，對(duì)此可用無水酒精擦拭清潔接口后再重新插接固定。另外數(shù)字系統(tǒng)還常常通過外部通信線路(RS232、MODEM、IEEE-488等)與其它系統(tǒng)連接，而連接線通常很長，還可能暴露于電子干擾源下，例如繼電器、電機(jī)、變壓器、大型X線機(jī)、陰雨天閃電等，連接口接觸不良和電子干擾源的電磁干擾(EMI)均可能會(huì)產(chǎn)生錯(cuò)誤的數(shù)據(jù)傳送，甚至損壞相關(guān)的元件。對(duì)電磁干擾最好找出干擾源后排除它，其次可改善工作環(huán)境(如濕度和溫度等)，加強(qiáng)屏蔽，或改用屏蔽性能好的連接線。

時(shí)序邏輯電路的檢修有許多方法技巧，必須通過長期實(shí)際工作摸索總結(jié)經(jīng)驗(yàn)，才能更好地診斷、發(fā)現(xiàn)、排除故障，提高時(shí)序邏輯電路的維修技術(shù)水平。

時(shí)序邏輯電路其任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還與過去各時(shí)刻的輸入有關(guān)。常見的時(shí)序邏輯電路有觸發(fā)器、計(jì)數(shù)器、寄存器等。由于時(shí)序邏輯電路具有存儲(chǔ)或記憶的功能，檢修起來就比較復(fù)雜。

帶有時(shí)序邏輯電路的數(shù)字電路主要故障分析:

1. 時(shí)鐘:時(shí)鐘是整個(gè)系統(tǒng)的同步信號(hào)，當(dāng)時(shí)鐘出現(xiàn)故障時(shí)會(huì)帶來整體的功能故障。時(shí)鐘脈沖丟失會(huì)導(dǎo)致系統(tǒng)數(shù)據(jù)總線、地址總線或控制總線沒有動(dòng)作。時(shí)鐘脈沖的速率、振幅、寬度、形狀及相位發(fā)生變化均可能引發(fā)故障。

2. 復(fù)位:含有微處理器(MPU)的設(shè)備，即使是最小系統(tǒng)，一般都具有復(fù)位功能。復(fù)位脈沖在系統(tǒng)上電時(shí)加載到MPU上，或在特定情況下使程序回到最初狀態(tài)(例如，看門狗Watchdog程序)。當(dāng)復(fù)位脈沖不能發(fā)生、信號(hào)過窄、信號(hào)幅度不對(duì)、轉(zhuǎn)換中有干擾或轉(zhuǎn)換太慢時(shí)，程序就可能在錯(cuò)誤的地址啟動(dòng)，導(dǎo)致程序混亂。

3. 總線:總線傳遞指令系列和控制事件，一般有地址總線、數(shù)據(jù)總線和控制總線。當(dāng)總線即使只有一位發(fā)生錯(cuò)誤時(shí)，也會(huì)嚴(yán)重影響系統(tǒng)功能，出現(xiàn)錯(cuò)誤尋址、錯(cuò)誤數(shù)據(jù)或錯(cuò)誤操作等?？偩€錯(cuò)誤可能發(fā)生在總線驅(qū)動(dòng)器中，也可能發(fā)生在接收數(shù)據(jù)位的其它元件中。

4. 中斷:帶微處理器(MPU)的系統(tǒng)一般都能夠響應(yīng)中斷信號(hào)或設(shè)備請(qǐng)求，產(chǎn)生控制邏輯，以暫時(shí)中斷程序執(zhí)行，轉(zhuǎn)到特殊程序，為中斷設(shè)備服務(wù)，然后自動(dòng)回到主程序。中斷錯(cuò)誤主要是中斷線路粘附(此時(shí)系統(tǒng)操作非常緩慢)或受到干擾(系統(tǒng)錯(cuò)誤響應(yīng)中斷請(qǐng)求)。

5. 信號(hào)衰減和畸變:長的并行總線和控制線可能會(huì)發(fā)生交互串?dāng)_和傳輸線故障，表現(xiàn)為相鄰的信號(hào)線出現(xiàn)尖峰脈沖(交互串?dāng)_)，或驅(qū)動(dòng)線上形成減幅振蕩(相當(dāng)于邏輯電平的多次轉(zhuǎn)換)，從而可能加入錯(cuò)誤數(shù)據(jù)或控制信號(hào)。發(fā)生信號(hào)衰減的可能原因比較多，常見的有高濕度環(huán)境、長的傳輸線、高速率轉(zhuǎn)換等。而大的電子干擾源會(huì)產(chǎn)生電磁干擾(EMI)，導(dǎo)致信號(hào)畸變，引起電路的功能紊亂。

時(shí)序邏輯電路應(yīng)用很廣泛,根據(jù)所要求的邏輯功能不同進(jìn)行劃分,它的種類也比較繁多。在具體的授課環(huán)節(jié)中,主要選取了應(yīng)用較廣、具有典型時(shí)序邏輯電路特征的三種邏輯器件進(jìn)行比較詳細(xì)地介紹。

1.計(jì)數(shù)器

一般來說,計(jì)數(shù)器主要由觸發(fā)器組成,用以統(tǒng)計(jì)輸入計(jì)數(shù)脈沖CP的個(gè)數(shù)。計(jì)數(shù)器的輸出通常為現(xiàn)態(tài)的函數(shù)。計(jì)數(shù)器累計(jì)輸入脈沖的最大數(shù)目稱為計(jì)數(shù)器的"模",用M表示。如M=6計(jì)數(shù)器,又稱六進(jìn)制計(jì)數(shù)器。所以,計(jì)數(shù)器的"模"實(shí)際上為電路的有效狀態(tài)數(shù)。

同步七進(jìn)制加法計(jì)數(shù)器的邏輯圖計(jì)數(shù)器的種類很多,特點(diǎn)各異。主要分類如下:按計(jì)數(shù)進(jìn)制可分為:二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器。按計(jì)數(shù)增減可分為:加法計(jì)數(shù)器、減法計(jì)數(shù)器、加/減計(jì)數(shù)器,又稱可逆計(jì)數(shù)器。按計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步可分為:異步計(jì)數(shù)器和同步計(jì)數(shù)器。

2.寄存器

寄存器是存放數(shù)碼、運(yùn)算結(jié)果或指令的電路,移位寄存器不但可存放數(shù)碼,而且在移位脈沖作用下,寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。寄存器和移位寄存器是數(shù)字系統(tǒng)和計(jì)算機(jī)中常用的基本邏輯部件,應(yīng)用很廣。一個(gè)觸發(fā)器可存儲(chǔ)一位二進(jìn)制代碼, n個(gè)觸發(fā)器可存儲(chǔ)n位二進(jìn)制代碼。因此,觸發(fā)器是寄存器和移位寄存器的重要組成部分。對(duì)寄存器中的觸發(fā)器只要求它們具有置0或者置1功能即可,無論是用同步結(jié)構(gòu)的觸發(fā)器,還是用主從結(jié)構(gòu)或者邊沿觸發(fā)的觸發(fā)器,都可以組成寄存器。

3.順序脈沖發(fā)生器

順序脈沖是指在每個(gè)循環(huán)周期內(nèi),在時(shí)間上按一定先后順序排列的脈沖信號(hào)。產(chǎn)生順序脈沖信號(hào)的電路稱為順序脈沖發(fā)生器。在數(shù)字系統(tǒng)中,常用以控制某些設(shè)備按照事先規(guī)定的順序進(jìn)行運(yùn)算或操作。

時(shí)序邏輯電路是數(shù)字邏輯電路的重要組成部分,時(shí)序邏輯電路又稱時(shí)序電路,主要由存儲(chǔ)電路和組合邏輯電路兩部分組成。它和我們熟悉的其他電路不同,其在任何一個(gè)時(shí)刻的輸出狀態(tài)由當(dāng)時(shí)的輸入信號(hào)和電路原來的狀態(tài)共同決定,而它的狀態(tài)主要是由存儲(chǔ)電路來記憶和表示的。同時(shí)時(shí)序邏輯電路在結(jié)構(gòu)以及功能上的特殊性,相較其他種類的數(shù)字邏輯電路而言,往往具有難度大、電路復(fù)雜并且應(yīng)用范圍廣的特點(diǎn)。

在數(shù)字電路通常分為組合邏輯電路和時(shí)序邏輯電路兩大類，組合邏輯電路的有關(guān)內(nèi)容在前面的章節(jié)里已經(jīng)作了介紹，組合邏輯電路的特點(diǎn)是輸入的變化直接反映了輸出的變化，其輸出的狀態(tài)僅取決于輸入的當(dāng)前的狀態(tài)，與輸入、輸出的原始狀態(tài)無關(guān)，而時(shí)序電路是一種輸出不僅與當(dāng)前的輸入有關(guān)，而且與其輸出狀態(tài)的原始狀態(tài)有關(guān)，其相當(dāng)于在組合邏輯的輸入端加上了一個(gè)反饋輸入，在其電路中有一個(gè)存儲(chǔ)電路，其可以將輸出的狀態(tài)保持住，我們可以用下圖的框圖來描述時(shí)序電路的構(gòu)成。

從上面的圖上可以看出，其輸出是輸入及輸出前一個(gè)時(shí)刻的狀態(tài)的函數(shù)，這時(shí)就無法用組合邏輯電路的函數(shù)表達(dá)式的方法來表示其輸出函數(shù)表達(dá)式了，在這里引入了現(xiàn)態(tài)(Present state)和次態(tài)(Next State)的概念,當(dāng)現(xiàn)態(tài)表示現(xiàn)在的狀態(tài)(通常用Qn來表示)，而次態(tài)表示輸入發(fā)生變化后其輸出的狀態(tài) (通常用Qn 1表示)，那么輸入變化后的輸出狀態(tài)表示為

Qn 1=f(X,Qn)

其中:X為輸入變量。

下面通過兩個(gè)波形圖來幫助建立時(shí)序電路中存儲(chǔ)器的概念:

從上圖a圖中可以看出，其圖中有四段輸入RS都為0的情況，但其輸出Q的狀態(tài)不同，這取決于輸出的原始狀態(tài);而b圖中的輸入與圖a相同，但多了一個(gè)CP，這時(shí)輸出Q不僅取決于輸入RS、輸出Q的原始狀態(tài)，而且取決CP的狀態(tài)，僅當(dāng)CP為高電平時(shí)，輸入的狀態(tài)才能影響輸出的狀態(tài)。通常將上面的兩種類型分為兩種形式的存儲(chǔ)器電路:鎖存器(Latch)和觸發(fā)器(Flip-flop)，其兩者的區(qū)別在于其輸出狀態(tài)的變化是否取決于CP(時(shí)鐘脈沖Clock Pulse)。將圖a所有的電路稱為鎖存器，而b圖所示的電路稱為觸發(fā)器電路。

時(shí)序邏輯電路的特點(diǎn):任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還和電路原來的狀態(tài)有關(guān)，所以時(shí)序電路具有記憶功能。