數(shù)字電路設(shè)計實用手冊

第一篇 數(shù)字集成電路組件特性及其應(yīng)用

用數(shù)字信號完成對數(shù)字量進行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運算和邏輯處理功能，所以又稱數(shù)字邏輯電路。現(xiàn)代的數(shù)字電路由半導體工藝制成的若干數(shù)字集成器件構(gòu)造而成。邏輯門是數(shù)字邏輯電路的基本單元。存儲器是用來存儲二值數(shù)據(jù)的數(shù)字電路。從整體上看，數(shù)字電路可以分為組合邏輯電路和時序邏輯電路兩大類。

第1章 ssi邏輯電路

1.1 邏輯系列的類刑

1.1.1 ttl工藝

集電極開路門，即OC門，是一種能夠?qū)崿F(xiàn)線邏輯的電路。OC與非門電路的特點是將原TTL與非門電路中的VT3管(見圖1)集電極開路，并取消集成電極電阻。所以，使用OC門時，為保證電路正常工作，必須外接一只RL電阻與電源VCC相連，稱為上拉電阻，如圖2(a)所示。

1.1.2 cmos工藝

1.1.3 ecl工藝

1. 2邏輯系列的特性

1.2.1 典刑門結(jié)構(gòu)

1.2.2 電壓傳輸特性

1.2.3 速度或傳輸延遲

1.2.4 功耗

1.2.5 抗擾度

1.2.6 加載

1.3 手冊的查閱

1.3.1 絕對最人頒定值

1.3.2 電特性

1.4 邏輯門

邏輯門(Logic Gates)是在集成電路(Integrated Circuit)上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的"真"與"假"或二進制當中的1和0，從而實現(xiàn)邏輯運算。常見的邏輯門包括"與"門，"或"門，"非"門，"異或"門(Exclusive OR gate)(也稱:互斥或)等等。邏輯門可以組合使用實現(xiàn)更為復雜的邏輯運算。

1.4.1 與門

1.4.2 與非門

1.4.3 或門

.1.4.4 或非門

1.4.5 異或門

1.4.6 同門

1.4.7 非門

1.4.8 與或門

1. 4. 9 與或非門

1.5 ssi門

1.5.1 三態(tài)門與oc門

1.5.2 ssi門綜述

1.6 鎖存器和觸發(fā)器

1.6.1 d觸發(fā)器

1.6.2 jk觸發(fā)器

1.6.3 ssi觸發(fā)器綜述

1.7 單穩(wěn)態(tài)觸發(fā)器

1.7.1 非重復觸發(fā)器

1.7.2 重復觸發(fā)器

1.8 專用電路

1.8.1 施密特觸發(fā)器

1.8.2 傳輸線驅(qū)動器

1.8.3 電平移位器

1.9 定時關(guān)系、扇入和扇出

1.9.1 定時大系研究

1.9.2 扇入、扇出限制

1.10 利用ssi組件的設(shè)計

1.10.1 設(shè)計過程

1.10.2 組合電路設(shè)計舉例

1.10.3 時序電路設(shè)計舉例

1.11 器件選擇表

第2章 msi邏輯電路

2.1 引言

2.1.1 msi的歷史

2.1.2 msi工藝

2.1.3 命名和符號

2.1.4 msi特點

2.2 組合器件

2.2.1 數(shù)據(jù)選擇器

2.2.2 譯碼器

2.2.3 編碼器

2.2.4 運算器

2.3 時序電路

2.3.1 鎖存器

2.3.2 寄存器

2.3.3 計數(shù)器

2.4 用msi組件的設(shè)計

2.4.1 一般系統(tǒng)設(shè)計準則

2.4.2 簡單可編程邏輯控制器的設(shè)計

2.4.3 用msi組件的探試法設(shè)計

2.5 msi選擇表

第3章 lsi邏輯電路

3.1 引言

3.2 以rom為基礎(chǔ)的邏輯電路設(shè)計

3.2.1 多位二進制加法器的實現(xiàn)

3.2.2 時標序列發(fā)生器

3.2.3 宇符發(fā)生器

3.2.4 8位乘法器

3.2.5 rom的主要應(yīng)用及其優(yōu)點

3.3 以ram為基礎(chǔ)的邏輯電路設(shè)計

3.3.1 ram組件介紹

3.3.2 以ram為基礎(chǔ)的設(shè)計

3.4 可編程邏輯器件

第4章 定時器電路

4.1 引言

4.2 集成電路定時器的基本工作原理

4.2.1 指數(shù)上升劃定時器電路

4.2.2 線性上升劃定時器電路

4.2.3 單循環(huán)定時器的性能極限

4.2.4 定時器/計數(shù)器電路

4.3 555定時器組件

4.3.1 內(nèi)部結(jié)構(gòu)和分析

4.3.2 單穩(wěn)態(tài)作方式

4.3.3 無穩(wěn)態(tài)工作方式

4.4 其他單循環(huán)定時器

4.4.1 320線性上升型定時器

4.4.2 通用322/3905精確單穩(wěn)態(tài)定時器

4.4.3 556雙定時器

4.4.4 四定時器(ne558/ne559)

4.4.5 355工業(yè)定時器

4.5 微功耗定時器組件

4.5.1 7555/7556cmos定時器

4.5.2 l555/l556低功耗定時器

4.6 定時器/計數(shù)器組件

4.6.1 2240二進制可編程定時器/計數(shù)器組件

4.6.2 另外一些可編程定時器/計數(shù)器組件

4.6.3 2242固定定時器/計數(shù)器組件

4.7 定時器的應(yīng)用

4.7.1 事件定時、延時

4.7.2 單穩(wěn)態(tài)定時器的設(shè)計

4. 7.3 抗噪聲強的單穩(wěn)態(tài)定時器

4. 7.4 低功耗單穩(wěn)態(tài)定時器

4.7.5 長延時定時器

4.7.6 時序定時器設(shè)計

4.7.7 可編程定時器

4.8 脈沖產(chǎn)生和整形應(yīng)用

4.8.1 脈沖分頻與展寬

4.8.2 脈寬調(diào)制

4.9 振蕩器或時鐘發(fā)生器

4.9.1 555型振蕩器

4.9.2 低功耗時鐘振蕩器

4.9.3 10 khz方波振蕩器

4.9.4 超低頻時鐘振蕩器、二進制數(shù)據(jù)偽隨機模式產(chǎn)生器

4.10 掃描信號發(fā)生器

4.11 階梯波信號發(fā)生器

第二篇 可編程邏輯器件及其應(yīng)用

第5章 可編程邏輯器件基礎(chǔ)

5.1 可編程邏輯器件的基本分類

5.1.1 可編程邏輯器件的集成度分類

5.1.2 可編程邏輯器件的其他分類

5.2 可編程邏輯器件的基本結(jié)構(gòu)

5.2.1 pld電路的表示方法及有大符號

5.2.2 與-或陣列

5.2.3 宏單元

5.3 可編程邏輯器件的基本資源

5.3.1 功能單元

5.3.2 輸入-輸出焊盤

5.3.3 布線資源

5.3.4 片內(nèi) ram

5.4 可編程邏輯器件的編程元件

5.4.1 熔絲型開關(guān)

5.4.2 反熔絲型開關(guān)

5.4.3 浮柵編程元件

5.4.4 基于sram的編程元件

5.5 可編程邏輯器件的測試技術(shù)

5.5.1 邊界掃描測試法概述

5.5.2 jtag邊界掃描寄存器

5.5.3 jtag bst的操作控制

5.6 可編程邏輯器件的設(shè)計開發(fā)

5.6.1 可編程邏輯器件的設(shè)計流程

5.6.2 可編程邏輯器件的開發(fā)環(huán)境

5.7 可編程邏輯器件的硬什描述語言

5.7.1 abel-hdl

5.7.2 verilog hdl

5.7.3 vhdl

5. 7. 4 verilog hdl和vhdl的比較

第6章 大規(guī)?？删幊踢壿嬈骷pld/fpga

6.1 lattice公司的可編程邏輯器件

6. 1. 1 isplsi系列器件簡介

6. 1. 2 isplsi1000系列器件

6. 1. 3 isplsi 5000 v系列器件

6.1.4 lattice在系統(tǒng)可編程器件的設(shè)計與編程

6.2 altera公司的可編程邏輯器件

6. 2. 1 altera公司的產(chǎn)品簡介

6.2.2 max7000系列的結(jié)構(gòu)特點

6.2.3 flex 10k系列的結(jié)構(gòu)特點

6.2.4 altera公司芯片的設(shè)計流程

6.3 xilinx公司的可編程邏輯器件

6.3.1 xilinx公司產(chǎn)品簡介

6.3.2 xc9500系列cpld器件

6.3.3 spartan系列fpga器件

6.3.4 xlinx可編程邏輯器件的設(shè)計

第7章 可編程邏輯器件的設(shè)計實例

7.1 可編程邏輯器件在數(shù)字系統(tǒng)中的應(yīng)用

7.1.1 2位十進制數(shù)字頻率計設(shè)計

7.1.2 正負脈寬數(shù)控調(diào)制信號發(fā)生器

7.1.3 數(shù)字跑表

7.1.4 樂曲演奏電路

7.1.5 8位移位相加硬件乘法器

7.1.6 十字路口紅綠燈交通信號系統(tǒng)

7.1.7 乒乓球游戲電路

7.2 可編程邏輯器件在通信中的應(yīng)用

7.2.1 循環(huán)冗余編解碼器

7.2.2 4dpsk信號產(chǎn)生系統(tǒng)

7.2.3 高速數(shù)字相關(guān)器

7.3 可編程邏輯器件在數(shù)字信號處理中的應(yīng)用

7.3.1 快速加法器

7.3.2 快速乘法器

7.3.3 圖像解碼中idct變換的實現(xiàn)

7.4 可編程邏輯器件在微機系統(tǒng)中的應(yīng)用

7.4.1 先進先出隊列(fifo)

7.4.2 mcs-51單片機與cpld 接口邏輯

7.4.3 高速a/d采樣控制

第三篇 實用數(shù)字電路設(shè)計

第8章 鍵盤電路

8.1 16個鍵的鍵盤與 8080/8085微處理器的接口

8.1.1 8212入/出接cpld 接口邏輯

7.4.3 高速a/d采樣控制

第三篇 實用數(shù)字電路設(shè)計

第8章 鍵盤電路

8.1 16個鍵的鍵盤與 8080/8085微處理器的接口

8.1.1 8212入/出接cpld 接口邏輯

7.4.3 高速a/d采樣控制

第三篇 實用數(shù)字電路設(shè)計

第8章 鍵盤電路

8.1 16個鍵的鍵盤與8080/8085微處理器的接口

8.1.1 8212入/出接口介紹

8.1.2 按口介紹

8.1.2 按口介紹

8.1.2 按口電路

8.1.3 軟件

8.2 x-y開關(guān)陣列

8.3 bcd拇指旋轉(zhuǎn)開關(guān)與微處理器的接口

8.4 標準十六個按鈕鍵盤編碼器

8.5 消抖動的鍵盤編碼器

8.6 十八個鍵7位鍵盤編碼器

8.7 ascii編碼器的掃描編碼電路

8.8 通用鍵盤編碼器

8.9 90個鍵四種方式的鍵盤編碼器

8.10 簡單的十六鍵掃描編碼器

8.11 2*8鍵陣列編碼器

8.12 8*8鍵陣列編碼器

8.13 鍵盤編碼器組件

第9章 控制器

9.1 算法模型設(shè)計方法

9.1.1 算法模型綜述

9.1.2 語言

9.1.3 數(shù)據(jù)于系統(tǒng)和控制器

9.2 消息顯示系統(tǒng)控制器

9.2.1 引言

9.2.2 控制器的硬件實現(xiàn)

9.2.3 rom實現(xiàn)

9.3 堆棧處理器控制器的微程序?qū)崿F(xiàn)

9.3.1 引言

9.3.2 數(shù)據(jù)處理于系統(tǒng)

9.3.3 控制于系統(tǒng)的微程序?qū)崿F(xiàn)

9.4 先入先出的(fifo)存儲器

9.4.1 引言

9.4.2 數(shù)據(jù)于系統(tǒng)

9.4.3 控制于系統(tǒng)

第10章 顯示電路

10.1 直接驅(qū)動液品顯示電路

10.2 5位數(shù)熒光二極管顯示

10.3 3 1/2位數(shù)多路場效應(yīng)液晶顯示電路

10.4 6位數(shù)熒光三極管顯示

10.5 5位數(shù)發(fā)光二極管顯示

10.6 多路發(fā)光二極管驅(qū)動器

10.7 8位多路發(fā)光二極管驅(qū)動電路

10.8 8位數(shù)多路發(fā)光二極管顯示

10.9 計算器用6位數(shù)多路發(fā)光二極管顯示

10.10 6位數(shù)四功能計算器顯示

10.11 6位數(shù)計算器顯示

10. 12 4位多路發(fā)光二極管顯示電路

10.13 64個字母、數(shù)字符號顯示的驅(qū)動電路

10.14 12位數(shù)ttl多路氣體放電顯示

10.15 12位數(shù)多路氣體放電顯示

10.16 7位數(shù)多路氣體放電顯示

10.17 4位數(shù)白熾燈顯示

10.18 陰極射線示波器四通道轉(zhuǎn)接器

10.19 tsc7211am/tsc7212am顯示驅(qū)動器與微處理器的接口

10.19.1 與微處理器的接口輸入

10.19.2 微處理器總線接口

10.20 tsc7211am與液晶顯示器的接口

10.21 31/2位數(shù)多路bcd輸出的模擬數(shù)字轉(zhuǎn)換器與發(fā)光二極管點陣的接口

10.22 利用tsc9404實現(xiàn)兩位數(shù)串入的發(fā)光二極管顯示

10.23 tsc700a與tsc14433 adc接口，驅(qū)動3 1/2位發(fā)光二極管顯示

10.24 隨機數(shù)產(chǎn)生及其顯示

10.25 時、分顯示電路

10.26 微處理器與顯示電路的接口

10.27 顯示驅(qū)動器及顯示電路設(shè)計實例

10.27.1 vled顯示

10.27.2 真空熒光顯示(vf)

16.27.3 ac等離子顯示

10.27.4 dc等離子顯示

10.28 器件選擇表

第11章 信號產(chǎn)生電路

11.1 由門電路組成的單脈沖發(fā)生器

11.2 由觸發(fā)器組成的單脈沖發(fā)生器

11.3 由專用芯片構(gòu)成的單脈沖發(fā)生器

11.4 選通脈沖申發(fā)生器

11.5 短脈沖序列發(fā)生器

11.6 兩種基本類型的序列發(fā)生器

11.7 8/16位串行碼發(fā)生器

11.8 串行數(shù)據(jù)的偶校驗碼發(fā)生器

11.9 偽隨機序列發(fā)生器

11.10 通州偽隨機序列發(fā)生器

11.11 串行bcd碼發(fā)生器

11.12 巴克碼序列發(fā)生器

11.13 rom控制的時序發(fā)生器

11.14 可編程脈沖串發(fā)生器

11.15 可數(shù)控脈寬的脈沖發(fā)生器

11.16 采用頻率合成法的脈沖信號源

11.17 用555定時器構(gòu)成的多種波形發(fā)生器

11.18 由8038構(gòu)成的多種波形發(fā)生器

第12章 信號檢測電路

12.1 時序鑒別器

12.2 用中規(guī)模組件實現(xiàn)的序列檢測器

12.3 8路邏輯檢測電路

12.4 典刑的8位奇偶校驗系統(tǒng)

12.5 漢明校驗系統(tǒng)

12.6 第一信號鑒別山路

12.7 數(shù)字最人值檢出電路

12.8 cmos邏輯探頭電路

12.9 ttl邏輯探頭電路

12.10 音響式邏輯探頭電路

12.11 尖脈沖檢測器

12.12 高頻脈沖檢測器

12.13 漏時鐘檢測電路

12.14 低速率噪聲檢測器

12.15 脈沖邊沿檢出電路

12.16 簡單的脈沖寬度鑒別器

12.17 頻率檢測電路

12.18 頻率檢出電路

12.19 寬頻帶頻率/相位比較器

12.20 相位同步檢測器

12.21 相序檢測器

12.22 交流電源掉電檢測器

12.23 物體運動方向檢測電路

第13章 振蕩器與時鐘電路

13.1 帶rc延遲的ttl環(huán)形振蕩器

13.2 由ttl非門組成的簡單振蕩器

13.3 由ttl門電路組成的晶體振蕩器

13.4 由cmos非門構(gòu)成的簡單振蕩器

13.5 cmos門電路組成的晶體振蕩器

13.6 ecl或/或非門組成的rc振蕩器

13.7 ecl門電路組成的高頻晶體振蕩器

13.8 采用施密特觸發(fā)器的多諧振蕩器

13.9 d觸發(fā)器組成的rc振蕩器

13.10 單穩(wěn)態(tài)觸發(fā)器級聯(lián)組成的振蕩器

13.11 單穩(wěn)電路組成的頻率和占空比獨立可調(diào)振蕩器

13.12 占空比受啟動脈黨控制的振蕩器

13.13 555定時器組成的基本振蕩器

13.14 555定時器組成的數(shù)控頻率式振蕩器

13.15 程控頻率和占空比的555振蕩器

13.16 由cd4007和cd4046構(gòu)成的壓控振蕩器

13.17 用cd4060構(gòu)成的多頻輸出振蕩器

13.18 能與基準頻率快速同步的壓控振蕩器

13.19 二相無重疊時鐘電路

13.20 由基準時鐘產(chǎn)生三相時鐘的電路(一)

13.21 由基準時鐘產(chǎn)生二相時鐘的電路(二)

13.22 多路時序產(chǎn)生電路

13.23 由移位寄存器構(gòu)成的時序脈沖發(fā)生器

13.24 占空比可變的多路時鐘發(fā)生器

13.25 混合式多路時鐘發(fā)生器

13.26 采用cmos通用芯片的標準秒時鐘電路

13.27 采用專用芯片的標準秒時鐘電路

13.28 由mc14440構(gòu)成的液晶顯示手表電路

第14章 模/數(shù)和數(shù)/模變換電路

14.1 具有啟?？刂乒δ艿腶/d變換電路

14.2 用mc14433構(gòu)成的3 1/2上位數(shù)字電壓表

14.3 使用mc14433構(gòu)成的八通道數(shù)據(jù)采集系統(tǒng)

14.4 用add3701構(gòu)成的3 3/4位dvm/dpm電路

14.5 用4 1/2 位a/d變換器icl7135構(gòu)成的數(shù)字式電壓表

14.6 4 1/2 位a/d變換器icl7135與8031單片機的接口電路

14.7 用icl7135構(gòu)成的二進制浮點數(shù)a/d變換電路

14.8 8位a/d變換器adc0809與微機的接口

14.9 具有自適應(yīng)功能的a/d電路

14.10 使用adc0820構(gòu)成的高速a/d變換電路

14.44 高速a/d變換器ad7574與微機的接口

14.12 波形存儲器中的高速a/d電路

14.13 ad7571與微機的按口電路

14.14 12位高速a/d變換器ad 7572與微機的接口電路

14.15 12位a/d變換器adc1210與微機的接口電路

14.16 7109型12位a/d變換器的應(yīng)用電路

14.17 12位變頻式逐次逼近a/d變換電路

14.18 12位高速a/d變換電路

14.19 14位高速a/d變換器adc1130的應(yīng)用電路

14.20 14位高速雙極性 a/d變換電路

14.21 mm5330構(gòu)成的a/d變換電路

14.22 16位a/d變換器adc1143與微機的接口電路

14.23 分辨率擴展型a/d變換電路

14.24 dac0830系列8位d/a變換器的應(yīng)用電路

14.24.1 電壓輸出d/a變換電路

14.24.2 程控增益放大器

14.24.3 程控電流源

14.24.4 與微機的接口電路

14.24.5 8路共享d/a變換電路

14.25 8位d/a變換器ad7523的應(yīng)用電路

14.25.1 電壓輸出d/a變換電路

14.25.2 程控增益放大器

14.25.3 程控冪函數(shù)產(chǎn)生器

14.25.4 與微機的接口電路

14.26 dac1020系列10位d/a變換器的應(yīng)用電路

14.26.1 單極性電壓輸出d/a變換電路

14.26.2 乘法器電路

14.26.3 程控增益放大器

14.27 10位雙緩沖d/a變換器ad7522的應(yīng)用電路

14.27.1 雙極性d/a變換電路

14.27.2 ad7522的并入數(shù)據(jù)控制電路

14.28 dac1208系列12位d/a變換器的應(yīng)用電路

14.28.1 電壓輸出d/a變換電路

14.28.2 采用復合放大器的快速d/a變換電路

14.28.3 高壓功率型d/a變換電路

14.28.4 程控階梯波發(fā)生器

14.28.5 與微機的接口電路

14.29 12位串入d/a變換器ad7543的應(yīng)用電路

14.29.1 電壓輸出dia變換電路

14.29.2 與微機的接口電路

14.30 12位cmos d/a變換器 ad7545的應(yīng)用電路

14.30.1 電壓輸出d/a變換電路

14.30.2 與微機的接口電路

14.31 12位高速d/a變換器ad565a的應(yīng)用電路

14.31.1 電壓輸出d/a變換電路

14.31.2 與微機的接口電路

14.32 12位d/a變換器dac-12的應(yīng)用電路

14.32.1 單極性電壓輸出d/a變換電路

14.32.2 雙極性電壓輸出d/a變換電路

14.33 3 1/2位十進制數(shù) bcd碼 d/a變換器 ad7525的應(yīng)用電路

14.33.1 程控增益放大器

14.33.2 開關(guān)型電壓分配器

14.33.3 精密電阻測量電路

14.34 16位擴展型d/a變換電路

第15章 碼變換電路

15.1 8421bcd碼/余3碼變換電路

15.2 余3碼/8421bcd碼變換電路

15.3 8421bcd碼/5421bcd碼變換電路

15.4 5421bcd碼/8421bcd碼變換電路

15.5 8421bcd碼/2421bcd碼變換電路

15.6 2421bcd碼/8421bcd碼變換電路

15.7 8421bcd碼/14221bcd碼變換電路

15.8 4221bcd碼/8421bcd碼變換電路

15.9 8421bcd碼/5121bcd碼變換電路

15.10 5121bcd碼/8421bcd碼變換電路

15.11 8421bcd碼/余3循環(huán)碼變換電路

15.12 余3循環(huán)碼/8421bcd碼變換電路

15.13 5421bcd碼/余3碼變換電路

15.14 余3碼/5421bcd碼變換電路

15.15 十六進制數(shù)/ascii碼變換電路

15.16 ascll碼/十六進制數(shù)變換電路

15.17 一片74184構(gòu)成的bcd碼/6位二進制數(shù)變換電路

15.18 一片7483加法器構(gòu)成的bcd碼16位二進制數(shù)變換電路

15.19 2位十進制數(shù)bcd碼/7位二進制數(shù)變換電路

15.20 3位十進制數(shù)bcd碼/10位二進制數(shù)變換電路

15.21 4位十進制數(shù)bcd碼/14位二進制數(shù)變換電路

15.22 4位二進制數(shù)/bcd碼變換電路

15.23 6位二進制數(shù)/bcd碼變換電路

15.24 8位二進制數(shù)/bcd碼變換電路

15.25 9位二進制數(shù)/bcd碼變換電路

15.26 12位二進制數(shù)/bcd碼變換電路

15.27 16位二進制數(shù)/bcd碼變換電路

15.28 利用sn745485組成的多位二時制數(shù)/bcd碼變換電路

15.29 格雷碼/二進制數(shù)變換電路

15.30 7位串行碼/并行碼變換電路

15.31 8位申行碼/并行碼變換電路

15.32 16位串行碼/并行碼變換電路

15.33 7位并行碼/串行碼變換電路

15.34 8位并行碼/串行碼變換電路

15.35 16位并行碼/串行碼變換屯路

15.36 單極性不歸零碼/單極性歸零碼變換電路

15.37 單極性不歸零絕對碼/相對碼變換電路

附錄a ttl器件國內(nèi)外同類產(chǎn)品型號對照表

附錄b cmos集成電路國內(nèi)、外同類產(chǎn)品型號對照表

參考文獻

作者: 荀殿棟 等

叢書名: 數(shù)字電路與數(shù)字系統(tǒng)設(shè)計工具書

出版社:電子工業(yè)出版社

ISBN:7505386786

出版日期:2003 年7月

開本:16開

頁碼:806

對于剛剛進入高速數(shù)字電路設(shè)計領(lǐng)域的工程技術(shù)人員而言，高速數(shù)字電路設(shè)計所涉及的信號完整性(SI)、電源完整性(PI)、電磁完整性(EMI)的內(nèi)容和問題實在太多，需要面對復雜的理論推導、建模和仿真分析，以及名目繁多的高速現(xiàn)象，大量的、甚至矛盾的經(jīng)驗法則和設(shè)計原則。

本書是為從事高速數(shù)字電路設(shè)計的工程技術(shù)人員編寫的一本介紹高速數(shù)字電路設(shè)計基本知識、設(shè)計要求與方法的參考書。本書沒有大量的理論介紹、公式推導和仿真分析，而是從工程設(shè)計要求出發(fā)，通過介紹大量的設(shè)計實例，圖文并茂地來說明高速數(shù)字電路設(shè)計中的一些技巧與方法,以及應(yīng)該注意的問題，具有很好的工程性和實用性。

本書共分10章。第1章電阻元件，介紹了電阻元件的基本特性，以及高速數(shù)字電路中的電阻器的阻抗頻率特性，單位長度、互連線、方塊電阻的特性。

第2章電容元件，介紹了電容元件的基本特性，電容器的阻抗頻率特性和衰減頻率特性，電容器的ESR和ESL特性，片狀電容器的使用與PCB設(shè)計，低ESL電容器的結(jié)構(gòu)和阻抗頻率特性，片狀三端子電容器的頻率特性與PCB設(shè)計，X2Y?電容器特性與PCB設(shè)計，可藏于PCB基板內(nèi)的電容器，PCB的平行板、導線、過孔電容和互容，埋入式電容特性與應(yīng)用，以及IC的封裝電容。

第3章電感元件，介紹了電感元件的基本特性，電感器的阻抗頻率特性和Q值頻率特性，電感器的電感值DC(直流)電流特性，電感器的選擇，互感，局部電感，回路電感，PCB的導線、過孔電感和互感，IC封裝的電感，電感引起的"地彈"與控制，以及LC串聯(lián)/并聯(lián)電路的阻抗特性。

第4章鐵氧體元件，介紹了鐵氧體和鐵氧體磁珠的基本特性，信號線用、電源線用片式鐵氧體磁珠特性、選擇與應(yīng)用，EMC(電磁兼容)用鐵氧體類型和阻抗頻率特性。

第5章高速數(shù)字電路的PDN設(shè)計，介紹了PDN與SI、PI和EMI的關(guān)系，PDN的拓撲結(jié)構(gòu)，VRM與高速數(shù)字系統(tǒng)的供電要求，去耦電容器，PCB電源/地平面的功能和設(shè)計的一般原則，多層電源/地平面的設(shè)計，電源/地平面的主要缺點和負作用，封裝電源/地平面和芯片電源分配網(wǎng)絡(luò)，目標阻抗的定義，基于目標阻抗的PDN設(shè)計，利用目標阻抗計算去耦電容器的電容量，基于功率傳輸?shù)腜DN設(shè)計方法，以及利用電源驅(qū)動的負載計算電容量方法。

第6章高速數(shù)字電路的去耦電路設(shè)計，介紹了高速數(shù)字電路去耦電路的結(jié)構(gòu)與特性，去耦電路的插入損耗測量，電容器、電感器和鐵氧體磁珠的插入損耗特性，影響電容器噪聲抑制效果的因素，LC濾波器(去耦電路)，使用去耦電容抑制電源電壓波動的方法，使用去耦電容降低IC的電源阻抗方法，PDN中的去耦電容和去耦電容器的容量計算。

第7章FPGA的PDN設(shè)計，介紹了FPGA的PDN模型，F(xiàn)PGA PDN對去耦電容器的要求，PCB 電流通路電感，PCB 疊層和層序， VirtexTM-5 FPGA的PDN設(shè)計例，F(xiàn)PGA PDN設(shè)計和驗證，以及仿真工具。

第8章高速數(shù)字電路的信號完整性，介紹了模擬信號與數(shù)字信號特性，信號的時域與頻域的相關(guān)概念，脈沖(數(shù)字)信號的參數(shù)，上升時間與帶寬(頻寬)的關(guān)系，電路的全波、離散、集總電性等效模型，傳輸線的定義，PCB傳輸線結(jié)構(gòu)與特性，反射的產(chǎn)生，傳輸線的反射，反彈圖，反射現(xiàn)象的改善方法，電容耦合產(chǎn)生的串擾(容性串擾)，電感耦合產(chǎn)生的串擾(感性串擾)，減小PCB上串擾的一些措施，SSN(同時開關(guān)噪聲)成因以及降低SSN的一些措施，抖動和噪聲對信號的影響，產(chǎn)生抖動和噪聲的根源，時鐘抖動的基本特性時鐘的相位抖動、周期抖動和周期間抖動，時鐘抖動對同步系統(tǒng)和異步系統(tǒng)的影響，時鐘電路的PCB設(shè)計，眼圖的構(gòu)成、參數(shù)和特性以及應(yīng)用。

第9章高速數(shù)字電路的EMI抑制，介紹了抑制EMI噪聲(降噪)的基本原理，高速數(shù)字電路的差模輻射模型與控制，高速數(shù)字電路的共模輻射模型與控制，數(shù)字電路板中的IC電源線、PCB布局、電纜的輻射噪聲與控制，數(shù)字系統(tǒng)中的LCD面板、DC電源線、機箱、總線、GND、USB線、外部插卡、DC電源輸入端、接口電纜端口、LVDS電纜連接部分、時鐘線的輻射噪聲與控制，AC電源線上的差模噪聲與共模噪聲，AC電源線降噪處理用的共模扼流線圈和混合扼流線圈特性與應(yīng)用，開關(guān)電源的AC電源線降噪處理措施。

第10章高速信令標準，介紹了高速信令標準GTL系列標準、LVDS標準、HSTL標準、SSTL標準、ECL標準、CML標準的規(guī)范要求與特性，以及LVDS PCB布線的一般原則，不同高速信令標準之間的DC耦合，不同高速信令標準之間的AC耦合。

書 名: Xilinx FPGA數(shù)字電路設(shè)計

出版時間: 2012年1月1日

開本: 16開

定價: 85.00元