數(shù)字電子電路與邏輯設(shè)計

前言

第1章 緒論

1.1 概述

1.1.1 模擬電路與數(shù)字電路

1.1.2 數(shù)字電路及其特點

1.1.3 二值邏輯與數(shù)字信號的描述

1.2 數(shù)制與碼制

1.2.1 數(shù)制

1.2.2 碼制

1.3 二進制數(shù)運算

1.3.1 二進制數(shù)的算術(shù)運算

1.3.2 二進制數(shù)的負數(shù)表示方式

思考題

習題

第2章 常用的半導體器件基礎(chǔ)

2.1 半導體基礎(chǔ)知識

2.1.1 本征半導體

2.1.2 雜質(zhì)半導體

2.1.3 PN結(jié)的形成及特性

2.2 半導體二極管

2.2.1 二極管的結(jié)構(gòu)

2.2.2 二極管的伏安特性

2.2.3 二極管的主要參數(shù)

2.2.4 二極管的等效電路和分析方法

2.2.5 二極管的應(yīng)用

2.2.6 其他特殊的二極管

2.3 場效應(yīng)管

2.3.1 結(jié)型場效應(yīng)管

2.3.2 絕緣柵場效應(yīng)管

2.3.3 各種場效應(yīng)管的特性比較及注意事項

2.4 雙極性三極管

2.4.1 BJT的結(jié)構(gòu)及類型

2.4.2 BJT的電流分配與放大原理

2.4.3 BJT的共射特性曲線

2.4.4 BJT的主要參數(shù)

2.4.5 溫度對BJT管特性及參數(shù)的影響

2.4.6 BJT的選型

思考題

習題

第3章 邏輯代數(shù)基礎(chǔ)

3.1 邏輯代數(shù)的基本概念

3.1.1 基本邏輯運算

3.1.2 組合邏輯運算

3.2 邏輯代數(shù)的基本公式與定理

3.2.1 邏輯代數(shù)的基本公式

3.2.2 邏輯代數(shù)的常用定理及定律

3.2.3 七個常用的公式

3.2.4 三個基本規(guī)則

3.3 邏輯函數(shù)的代數(shù)化簡法

3.3.1 邏輯函數(shù)及其表示方法

3.3.2 同一邏輯關(guān)系邏輯式形式的多樣性

3.3.3 邏輯函數(shù)的化簡方法及步驟

3.4 邏輯函數(shù)的卡諾圖化簡法

3.4.1 最小項和最大項的定義

3.4.2 最小項和最大項的性質(zhì)

3.4.3 邏輯函數(shù)表示的標準式

3.4.4 用卡諾圖表示邏輯函數(shù)及化簡

3.5 具有無關(guān)項邏輯函數(shù)的卡諾圖化簡

思考題

習題

第4章 集成邏輯門電路

4.1 二極管元件門電路

4.1.1 二極管的特性

4.1.2 二極管元件邏輯門電路

4.2 TTL邏輯門電路

4.2.1 雙極型三極管的開關(guān)特性

4.2.2 TTL"非"門的基本結(jié)構(gòu)及工作原理

4.2.3 TTL邏輯門電路

4.2.4 集電極開路門和三態(tài)門電路

4.3 MOS邏輯門電路

4.3.1 MOS門電路簡介

4.3.2 CMOS反相器

4.3.3 CMOS邏輯門電路

4.3.4 CMOS漏極開路門和三態(tài)輸出門

4.3.5 CMOS傳輸門電路

4.3.6 NMOS邏輯門電路

4.4 其他類型邏輯門電路

4.4.1 發(fā)射極耦合邏輯門電路

4.4.2 BiCMOS邏輯門電路

4.4.3 改進型TTL門電路--抗飽和TTL電路

4.5 邏輯門電路的Verilog HDL

4.5.1 門電平模型化

4.5.2 基本門電路的描述方法

4.5.3 三態(tài)門電路Verilog HDL建模

4.5.4 雙向門電路Verilog HDL建模

4.6 邏輯門電路的應(yīng)用

4.6.1 TTL與CMOS器件之間的接口問題

4.6.2 TTL和CMOS電路帶負載時的接口問題

4.6.3 集成邏輯門電路使用中的抗干擾措施

4.7 正負邏輯問題

4.7.1 正負邏輯的規(guī)定

4.7.2 正負邏輯的邏輯符號

4.7.3 混合邏輯中邏輯符號的變換

思考題

習題

第5章 組合邏輯電路

5.1 概述

5.2 組合邏輯電路的分析

5.3 組合邏輯電路的設(shè)計

5.4 組合邏輯電路中的競爭冒險

5.4.1 競爭冒險產(chǎn)生的原因與判別方法

5.4.2 消除競爭冒險現(xiàn)象的方法

5.5 中規(guī)模組合邏輯電路功能部件及應(yīng)用

5.5.1 編碼器

5.5.2 譯碼器/數(shù)據(jù)分配器

5.5.3 數(shù)據(jù)選擇器

5.5.4 加法器

5.5.5 數(shù)值比較器

思考題

習題

第6章 集成觸發(fā)器

6.1 RS觸發(fā)器

6.1.1 基本RS觸發(fā)器

6.1.2 邏輯門控RS觸發(fā)器

6.2 鐘控觸發(fā)器

6.2.1 鐘控RS觸發(fā)器

6.2.2 鐘控JK觸發(fā)器

6.2.3 D觸發(fā)器

6.2.4 T觸發(fā)器和T'觸發(fā)器

6.3 觸發(fā)器功能的轉(zhuǎn)換

6.3.1 用JK觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器

6.3.2 用D觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器

思考題

習題

第7章 時序邏輯電路

7.1 時序邏輯電路的基本概念

7.1.1 時序邏輯電路的模型

7.1.2 時序邏輯電路的分類

7.1.3 時序電路邏輯功能的表達方法

7.2 時序邏輯電路的分析方法

7.2.1 同步時序邏輯電路分析的一般步驟

7.2.2 同步時序邏輯電路設(shè)計的一般步驟

7.3 常用的時序邏輯電路

7.3.1 寄存器和移位寄存器

7.3.2 計數(shù)器

7.3.3 順序脈沖發(fā)生器

7.4 綜合示例

思考題

習題

第8章 脈沖信號的產(chǎn)生與整形

8.1 脈沖信號的基本參數(shù)

8.2 施密特觸發(fā)器

8.2.1 施密特觸發(fā)器的工作特點

8.2.2 由門電路組成的施密特觸發(fā)器

8.2.3 集成施密特觸發(fā)器

8.2.4 施密特觸發(fā)器的應(yīng)用

8.3 單穩(wěn)態(tài)觸發(fā)器

8.3.1 單穩(wěn)態(tài)觸發(fā)器的工作特點

8.3.2 由門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器

8.3.3 集成單穩(wěn)態(tài)觸發(fā)器

8.3.4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用

8.4 多諧振蕩器

8.4.1 多諧振蕩器的工作特點

8.4.2 由門電路組成的多諧振蕩器

8.4.3 施密特觸發(fā)器構(gòu)成多諧振蕩器

8.4.4 石英晶體振蕩器

8.5 555定時器

8.5.1 555定時器的工作特點

8.5.2 由555定時器組成的單穩(wěn)態(tài)觸發(fā)器

8.5.3 555定時器構(gòu)成施密特觸發(fā)器

8.5.4 555定時器構(gòu)成多諧振蕩器

8.6 綜合示例

思考題

習題

第9章 半導體存儲器和可編程器件

9.1 隨機存取存儲器

9.1.1 隨機存取存儲器

9.1.2 RAM存儲容量的擴展

9.1.3 集成的RAM簡介

9.2 只讀存儲器

9.3 可編程邏輯器件

9.3.1 可編程邏輯器件概述

9.3.2 PLD電路的表示法

9.3.3 可編程陣列邏輯器件簡介

9.3.4 通用可編程陣列邏輯器件

9.3.5 低密度可編程陣列邏輯器件的編程

9.4 復雜可編程邏輯器件

9.4.1 復雜可編程邏輯器件的結(jié)構(gòu)

9.4.2 復雜可編程邏輯器件的邏輯模塊

9.4.3 CPLD的連線區(qū)和I/O模塊

9.4.4 JTAG接口和軟件配置

9.5 現(xiàn)場可編程門陣列

9.5.1 FPGA器件的基本結(jié)構(gòu)

9.5.2 FPGA器件的可配置邏輯塊

9.5.3 FPGA器件的輸入/輸出模塊

9.5.4 FPGA器件的布線資源和全局連接

思考題

習題

第10章 可編程邏輯器件開發(fā)及應(yīng)用

10.1 Quartus Ⅱ軟件的設(shè)計流程

10.2 Quartus Ⅱ 11.1軟件安裝

10.2.1 Quartus Ⅱ軟件簡介

10.2.2 Quartus Ⅱ軟件安裝

10.3 Quartus Ⅱ 11.1使用簡介

10.3.1 硬件描述語言輸入設(shè)計

10.3.2 原理圖設(shè)計輸入

10.4 Quartus Ⅱ 9.0原理圖輸入設(shè)計

10.5 綜合設(shè)計應(yīng)用示例

習題

漢英名詞術(shù)語對照

參考文獻

《高等院校電子信息類卓越工程師培養(yǎng)系列教材:數(shù)字電子電路與邏輯設(shè)計》主要介紹數(shù)字電子電路與邏輯設(shè)計的基本理論、基本分析與設(shè)計方法，使用可編程邏輯器件設(shè)計電子電路的軟件平臺和電路仿真，以提高學生的數(shù)字電子電路分析與邏輯設(shè)計水平，以及分析問題、解決問題的能力為出發(fā)點，以培養(yǎng)"厚基礎(chǔ)、寬口徑、會應(yīng)用、能發(fā)展"的卓越人才為目的。

《高等院校電子信息類卓越工程師培養(yǎng)系列教材:數(shù)字電子電路與邏輯設(shè)計》共10章，內(nèi)容包括緒論、常用的半導體器件基礎(chǔ)、邏輯代數(shù)基礎(chǔ)、集成邏輯門電路、組合邏輯電路、集成觸發(fā)器、時序邏輯電路、脈沖信號的產(chǎn)生與整形、半導體存儲器和可編程器件、可編程邏輯器件開發(fā)及應(yīng)用等。每章之后均附有思考題和習題，書中附有部分仿真設(shè)計程序代碼。

《高等院校電子信息類卓越工程師培養(yǎng)系列教材:數(shù)字電子電路與邏輯設(shè)計》深入淺出，通俗易懂，具有良好的可讀性，實用性強。

《高等院校電子信息類卓越工程師培養(yǎng)系列教材:數(shù)字電子電路與邏輯設(shè)計》內(nèi)容全面，可作為大學本科電子信息類、自動化等專業(yè)的教材或參考書，也可供自學考試和成人教育有關(guān)專業(yè)選用，還可供研究生及從事電子技術(shù)開發(fā)應(yīng)用的工程技術(shù)人員參考。

本書是教育部高等學校電子信息類專業(yè)教學指導委員會規(guī)劃教材，參照教育部學科專業(yè)調(diào)整方案、相關(guān)專業(yè)本科指導性專業(yè)規(guī)范及電子信息類專業(yè)教學質(zhì)量國家標準，按照數(shù)字電路與邏輯設(shè)計的教學基本要求編寫而成。書中系統(tǒng)介紹了數(shù)字電路與邏輯設(shè)計的基本理論和方法，包括緒論、數(shù)字邏輯基礎(chǔ)、集成邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導體存儲器與可編程邏輯器件、脈沖波形的產(chǎn)生和整形電路、數(shù)/模與模/數(shù)轉(zhuǎn)換電路。每章最后均給出對本章主要內(nèi)容的Multisim仿真分析實例，以便讀者鞏固和理解相關(guān)知識。每章均安排有小結(jié)和習題，并在書后提供了部分習題的參考答案。

書 號 ISBN 978-7-5170-4274-7 計算機號 27-D42747

書 名 數(shù)字電子電路分析與應(yīng)用(高等職業(yè)教育"十三五"規(guī)劃教材(新能源課程群))

作 譯 者 主編 閆學敏 董圣英 副主編 明習鳳 李建勇

開 本 特16開 覆膜 字 數(shù) 300 千字

印 張 13.75 頁 數(shù) 220 頁

出版時間 2016年05月第1版第1次印刷

出 版 社 中國水利水電出版社

定 價 29.00 元 網(wǎng)上售價 26.10 元

分 類 號 TN79

主 題 詞 數(shù)字電路-電路分析-高等職業(yè)教育-教材