數(shù)字集成電路內部設計

數(shù)字電路的組成：組合邏輯 寄存器（觸發(fā)器）。組合邏輯就是由基本門組成的函數(shù)，其輸出只會跟當前的輸入有關，在上面的例子中，第一個圖就是組合邏輯，只完成邏輯運算；而時序電路除了包含基本門之外，還包含存儲元件用例保存過去的信息，時序電路的穩(wěn)態(tài)輸出不僅取決于當前的輸入，還與過去的輸入所形成狀態(tài)有關。第二個圖就是時序電路，在完成邏輯運算的同時，還可以把處理結果暫存起來，用以下一次的運算。

從功能上來看，數(shù)字集成電路內部可以分為數(shù)據(jù)通路（Data-path，也稱為數(shù)據(jù)路徑）和控制邏輯兩大部分。這兩大部分都是由大量的時序邏輯電路集成的，而且絕大部分都是同步的時序電路，因為時序電路被多個觸發(fā)器或寄存器分成若干節(jié)點，而這些觸發(fā)器在時鐘的控制下會按同樣的節(jié)拍來工作，可以簡化設計。在長期的設計過程中，已經(jīng)積累了很多標準的通用單元，比如選擇器（也叫多路器，可以從多個輸入數(shù)據(jù)中選一個輸出）、比較器（用于比較兩個數(shù)的大?。?、加法器、乘法器、移位寄存器等等，這些單元電路形狀規(guī)則，便于集成（這也是數(shù)字電路在集成電路中得到更好的發(fā)展的原因）。這些單元按設計要求連接在一起，形成數(shù)據(jù)通路，待處理的數(shù)據(jù)從輸入端經(jīng)過這條通路到輸出端，便得到處理后的結果。同時，還需要由專門設計的控制邏輯，控制數(shù)據(jù)通路的各組成部件，按各自的功能要求和特定的時序關系和來配合工作。

可將數(shù)字邏輯電路分成組合邏輯電路和時序邏輯電路兩大類。在組合邏輯電路中，任意時刻的輸出僅取決于當時的輸入，而與電路以前的工作狀態(tài)無關。最常用的組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器、多路分配器、數(shù)值比較器、全加器、奇偶校驗器等。在時序邏輯電路中，任意時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態(tài)有關。因此，時序邏輯電路必須有記憶功能，必含有存儲單元電路。最常用的時序邏輯電路有寄存器、移位寄存器、計數(shù)器等。

具體的組合邏輯電路和時序邏輯電路不勝枚舉。由于它們的應用十分廣泛，所以都有標準化、系列化的集成電路產(chǎn)品，通常把這些產(chǎn)品叫做通用集成電路。與此相對應地把那些為專門用途而設計制作的集成電路叫做專用集成電路(ASIC)。

數(shù)字集成電路的型號組成一般由前綴、編號、后綴三大部分組成，前綴代表制造廠商，編號包括產(chǎn)品系列號、器件系列號，后綴一般表示溫度等級、封裝形式等。如表0—1所示為TTL 74系列數(shù)字集成電路型號的組成及符號的意義。

數(shù)字集成電路是基于數(shù)字邏輯（布爾代數(shù)）設計和運行的，用于處理數(shù)字信號的集成電路。根據(jù)集成電路的定義，也可以將數(shù)字集成電路定義為：將元器件和連線集成于同一半導體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路、特大規(guī)模集成（ULSI）電路和巨大規(guī)模集成電路（GSI，Giga Scale Integration）。

小規(guī)模集成電路包含的門電路在10個以內，或元器件數(shù)不超過10個；中規(guī)模集成電路包含的門電路在10～100個之間，或元器件數(shù)在100～1000個之間；大規(guī)模集成電路包含的門電路在100個以上，或元器件數(shù)在1，000～10, 000個之間；超大規(guī)模集成電路包含的門電路在1萬個以上，或元器件數(shù)在100，000～1，000，000之間；特大規(guī)模集成電路的門電路在10萬個以上，或元器件數(shù)在1，000，000～10，000，000之間。隨著微電子工藝的進步，集成電路的規(guī)模越來越大，簡單地以集成元件數(shù)目來劃分類型已經(jīng)沒有多大的意義了，目前暫時以“巨大規(guī)模集成電路”來統(tǒng)稱集成規(guī)模超過1億個元器件的集成電路。

數(shù)字集成電路產(chǎn)品的種類很多，若按電路結構來分，可分成TTL和MOS 兩大系列。

TTL 數(shù)字集成電路是利用電子和空穴兩種載流子導電的，所以又叫做雙極性電路。MOS 數(shù)字集成電路是只用一種載流子導電的電路，其中用電子導電的稱為NMOS 電路;用空穴導電的稱為PMOS 電路:如果是用NMOS 及PMOS 復合起來組成的電路，則稱為CMOS 電路。

CMOS 數(shù)字集成電路與TTL 數(shù)字集成電路相比，有許多優(yōu)點，如工作電源電壓范圍寬，靜態(tài)功耗低，抗干擾能力強，輸入阻抗高，成本低，等等。因而， CMOS 數(shù)字集成電路得到了廣泛的應用。

數(shù)字集成電路品種繁多，包括各種門電路、觸發(fā)器、計數(shù)器、編譯碼器、存儲器等數(shù)百種器件。數(shù)字集成電路產(chǎn)品的系列見下表 。

國家標準型號的規(guī)定，是完全參照世界上通行的型號制定的。國家標準型號中的第一個字母"C" 代表中國;第二個字母"T" 代表TTL ， "C" 代表CMOS。CT 就是中國的TTL數(shù)字集成電路， CC 就是中國的CMOS 數(shù)字集成電路。其后的部分與國際通用型號完全一致。

數(shù)字集成電路TTL電路

（1）電源電壓范圍

TTL電路的工作電源電壓范圍很窄。S，LS，F(xiàn)系列為5V±5%；AS，ALS系列為5Y±10%。

（2）頻率特性

TTL電路的工作頻率比4000系列的高。標準TTL電路的工作頻率小于35MHz；LS系列TTL電路的工作頻率小 于40MHz；ALS系列電路的工作頻率小于70MHz；S系列電路的工作頻率小于125MHz；AS系列電路的工作頻率 小于200MHz.

（3）TTL電路的電壓輸出特性

當工作電壓為十5V時，輸出高電平大于2.4V，輸人高電平大于2.0V；輸出低電平小于0.4V，輸人低電平 小于0.8V。

（4）最小輸出驅動電流

標準TTL電路為16mA；LS－TTL電路為8mA；S－TTL電路為20mA；ALS－TfL 電路為8mA；AS－TTL電路為⒛ mA。大電流輸出的TTL電路：標準TTL電路為48mA；LS－TTL電路為24mA；S－TTL電路為64mA；ALS－TTL電 路為24/48mA；AS－TTL電路為48/64mA。

（5）扇出能力（以帶動LS-TTL負載的個數(shù)為例）

標準TTL電路為40；IS－TTL電路為20；S－TTL電路為50；ALS-TTL電路為 20；AS-TTL電路為50。大電流 輸出的TTL電路：標準TTL電路為120；LS－TTL電路為60；S－TTL電路為160；ALS－TTL電路為60/120；AS －TTL電路為120/160。

對于同一功能編號的各系列TTL集成電路，它們的引腳排列與邏輯功能完全相同。比如，7404，74LS04， 74A504，74F04，74ALS04等各集成電路的引腳圖與邏輯功能完全一致，但它們在電路的速度和功耗方面存 在著明顯的差別。

數(shù)字集成電路CM0S電路

（1）電源電壓范圍

集成電路的工作電源電壓范圍為3～18V，74HC系列為2～6V。

（2）功耗

當電源電壓VDD=5V時，CM0S電路的靜態(tài)功耗分別是：門電路類為2.5～5μW；緩沖器和觸發(fā)器類為5～20μW；中規(guī)模集成電路類為25～100μW，

（3）輸人阻抗

CM05電路的輸入阻抗只取決于輸人端保護二極管的漏電流，因此輸人阻抗極高，可達108～1011Ω以上。所以，CM0S電路幾乎不消耗驅動電路的功率。

（4）抗干擾能力

因為它們的電源電壓允許范圍大，因此它們輸出高低電平擺幅也大，抗干擾能力就強，其噪聲容限最大值為45%VDD保證值可達30%VDD，電源電壓越高，噪聲容限值越大。

（5）邏輯擺幅

CM0S電路輸出的邏輯高電平“1”非常接近電源電壓VDD邏輯低電平“0”接近電源Vss，空載時，輸出高電平VOH=VCC-0.05V，輸出低電平VOL=0.05V。因此，CM0S電路電源利用系數(shù)最高。

（6）扇出能力

在低頻工作時，一個輸出端可驅動50個以上CM0S器件。

（7）抗輻射能力

CMOS管是多數(shù)載流子受控導電器件，射線輻射對多數(shù)載流子濃度影響不大。因此，CM0S電路特別適用于航天、衛(wèi)星和核試驗條件下工作的裝置。

CM0S集成電路功耗低，內部發(fā)熱量小，集成度可大大提高。又因為電路本身的互補對稱結構，當環(huán)境溫度變化時，其參數(shù)有互相補償作用，因而其溫度穩(wěn)定性好。

（8）CM0S集成電路的制造工藝

CM0S集成電路的制造工藝比TTL集成電路的制造工藝簡單，而且占用硅片面積也小，特別適合于制造大規(guī)模和超大規(guī)模集成電路。

①不允許在超過極限參數(shù)的條件下工作。電路在超過極限參數(shù)的條件下工 作，就可能工作不正常，且容 易引起損壞。TTL集成電路的電源電壓允許變化范圍比較窄，一般在4.5～5.5V之間，因此必須使用 5V穩(wěn) 壓電源；CM0S集成電路的工作電源電壓范圍比較寬，有較大的選擇余地。選擇電源電壓時，除首先考慮到 要避免超過極限電源電壓外，還要注意到，電源電壓的高低會影響電路的工作頻率等性能。電源電壓低， 電路工作頻率會下降或增加傳輸延遲時間。例如CM0S觸發(fā)器，當電源電壓由 15V下降到十3V時，其最高 工作頻率將從10MHz下降到幾十千赫。

②電源電壓的極性千萬不能接反，電源正負極顛倒、接錯，會因為過大電流而造成器件損壞。

③CM0S電路要求輸人信號的幅度不能超過VDD～VSS，即滿足VSS=V1=VDD。當 CM0S電路輸入端施加的電 壓過高（大于電源電壓）或過低（小于0V），或者電源電壓突然變化時，電路電流可能會迅速增大，燒壞器件，這種現(xiàn)象稱為可控硅效應。預防可控硅效應的措施 主要有：

·輸入端信號幅度不能大于VDD和小于0V；

·消除電源上的干擾；

·在條件允許的情況下，盡可能降低電源電壓，如果電路工作頻率比較低，用 5V電源供電最好；

·對使用的電源加限流措施，使電源電流被限制在30mA以內。

④對多余輸人端的處理。對于CM0S電路，多余的輸人端不能懸空，否則，靜電感應產(chǎn)生的高壓容易引起 器件損壞，這些多余的輸人端應該接yDD或yss，或與其他正使用的輸人端并聯(lián)。這3種處置方法，應根據(jù) 實際情況而定。

對于TTL電路，對多余的輸人端允許懸空，懸空時，該端的邏輯輸入狀態(tài)一般都作為“1”對待，雖然 懸 空相當于高電平，并不影響與門、與非門的邏輯關系，但懸空容易受干擾，有時會造成電路誤動作。因此 ，多余輸人端要根據(jù)實際需要做適當處理。例如，與門、與非門的多余輸人端可直接接到電源上；也可將 不同的輸人端公用一個電阻連接到電源上；或將多余的輸人端并聯(lián)使用。對于或門、或非門的多余輸人端 應直接接地。

⑤多余的輸出端應該懸空處理，決不允許直接接到VDD或VSS，否則會產(chǎn)生過大的短路電流而使器件 損壞 。不同邏輯功能的CM0S電路的輸出端也不能直接連到一起，否則導通的P溝道MOS場效應管和導通的N溝道 MOS場效應管形成低阻通路，造成電源短路而引起器件損壞。除三態(tài)門、集電極開路門外，TTL集成電路的 輸出端不允許并聯(lián)使用。如果將幾個集電極開路門電路的輸出端并聯(lián)，實現(xiàn)“線與”功能時，應在輸出端 與電源之間接人上拉電阻。

⑥由于CM0S電路輸人阻抗高，容易受靜電感應發(fā)生擊穿，除電路內部設置保護電路外，在使用和存放時 應注意靜電屏蔽；焊接CM0S電路時，焊接工具應良好接地，焊接時間不宜過長，焊接溫度不要太高。更不 能在通電的情況下，拆卸，拔、插集成電路。

⑦多型號的數(shù)字電路之問可以直接互換使用，如國產(chǎn)的CC4000系列可與CD4000系列、MC14000系列直接互 換使用。但有些引腳功能、封裝形式相同的IC，電參數(shù)有一定差別，互換時應注意。

⑧注意設計工藝，增強抗干擾措施。在設計印制線路板時，應避免引線過長，以防止信號之間的竄擾和 對信號傳輸?shù)难舆t。此外要把電源線設計得寬一些，地線要進行大面積接地，這樣可減少接地噪聲干擾。 在CM0S邏輯系統(tǒng)設計中，應盡量減少電容負載。電容負載會降低CM0S集成電路的工作速度和增加功耗。 解讀詞條背后的知識

• • 南山電子NSCN 品牌企業(yè)

    適用于數(shù)字集成電路小型實時時鐘的愛普生無源直插晶振：C-002RX

    大家好，今天給大家介紹適用于數(shù)字集成電路小型實時時鐘的愛普生無源直插晶振：C-002RX。直插晶振C-002RX又可以稱之為圓柱晶振。具有高精度、良好的溫度特性等優(yōu)點，可為數(shù)字集成電路提供精準的實時時鐘。石英晶體諧振器C-002RX，屬于愛普生直插晶振，表晶32.768K，...

    2020-10-080
  • 呆望天空 科技領域愛好者

    555數(shù)字集成電路介紹

    前面介紹的都是模擬電子電路，接下來在介紹一些數(shù)字邏輯電路的知識，先介紹555集成電路。555集成電路大量應用于電子控制、電子檢測、儀器儀表、家用電器、音響報警、電子玩具等諸多方面?？捎米髡袷幤鳌⒚}沖發(fā)生器、延時發(fā)生器、定時器、方波發(fā)生器、單穩(wěn)態(tài)觸發(fā)振蕩器、雙穩(wěn)態(tài)多諧振蕩器、...

    2019-10-020
  • 呆望天空 科技領域愛好者

    簡單的CMOS數(shù)字集成電路介紹

    今天介紹一些簡單出的集成電路，均為雙列直插（DIP）的封裝形式，分別是4011/4013/4069以及4017，前三個芯片有14個引腳，后面一個有16個引腳。引腳的識別順序是將集成電路正面擺放，有缺口的一端在上面，左上端的引腳為第一腳，左下端的最后一個引腳為電源正極，右上端...

    2019-07-280
  • 云漢芯城ICkey 云漢芯城（上海）互聯(lián)網(wǎng)科技股份有限公司

    數(shù)字集成電路基礎知識

    數(shù)字集成電路數(shù)字集成電路是將元器件和連線集成于同一半導體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門電路或元、器件數(shù)量，可將數(shù)字集成電路分為小規(guī)模集成（SSI）電路、中規(guī)模集成MSI電路、大規(guī)模集成（LSI）電路、超大規(guī)模集成VLSI電路和特大規(guī)模集成（UL...

    2018-11-160

《數(shù)字集成電路:電路、系統(tǒng)與設計》：自《數(shù)字集成電路:電路、系統(tǒng)與設計(第2版)》第一版于1996年出版以來，CMOS制造工藝繼續(xù)以驚人的速度向前推進，工藝特征尺寸越來越小，而電路也變得越來越復雜，這對設計者的設計技術提出了新的挑戰(zhàn)。器件在進入深亞微米范圍后有了很大的不同，從而帶來了許多影響數(shù)字集成電路的成本、性能、功耗和可靠性的新問題。《數(shù)字集成電路:電路、系統(tǒng)與設計(第2版)》第二版反映了進入深亞微米范圍后所引起的數(shù)字集成電路領域的深刻變化和新進展，特別是深亞微米晶體管效應、互連、信號完整性、高性能與低功耗設計、時序及時鐘分布等，起著越來越重要的作用。與第一版相比，這個版本更全面集中地介紹了CMOS集成電路。

自從美國加州大學伯克利分校的Jan M. Rabaey教授所著的《數(shù)字集成電路——電路、系統(tǒng)與設計》一書的第一版于1996年出版以來，一直深受國內外廣大讀者（包括本科生、研究生、教師和工程技術人員）的歡迎。然而自那時侯起，CMOS的制造工藝繼續(xù)以驚人的步伐前進，目前已經(jīng)達到了前所未有的深亞微米的精度。進入到深亞微米范圍后，器件特性的變化引起了一系列的問題，它影響到數(shù)字集成電路的可靠性、成本、性能以及功耗。對這些問題的深入討論是本書第二版（以0.25微米的CMOS工藝作為討論的基礎）與第一版（以1.2微米工藝作為討論的基礎）之間的主要區(qū)別。考慮到MOS電路現(xiàn)已占有99%的數(shù)字集成電路市場份額，第二版刪去了第一版中有關雙極型和GaAs的內容，從而完全集中在CMOS集成電路上。

第二版保留了第一版的寫作基本精神和編寫目的——在數(shù)字設計中建立起電路和系統(tǒng)之間的橋梁。不同于其他有關數(shù)字集成電路設計的教科書，本書不是孤立地介紹“數(shù)字電路”、“數(shù)字系統(tǒng)”和“設計方法”，而是把這三者有機地結合起來。全書共12章，分為三部分：基本單元、電路設計、系統(tǒng)設計。在對MOS器件和連線的特性做了簡要的介紹之后，深入分析了數(shù)字設計的核心——反相器，并逐步將這些知識延伸到組合邏輯電路、時序邏輯電路（鎖存器與寄存器）、控制器、運算電路（加法器、乘法器）以及存儲器這些復雜數(shù)字電路單元的設計。為了反映數(shù)字集成電路設計進入深亞微米領域后正在發(fā)生的深刻變化，第二版增加了許多新的內容，包括深亞微米器件效應、電路最優(yōu)化、互連線建模和優(yōu)化、信號完整性、時序分析、時鐘分配、高性能和低功耗設計、設計驗證、對實際制造芯片的確認和測試。在闡述所有這些內容時都列舉了現(xiàn)今最先進的設計例子，以著重說明深亞微米數(shù)字集成電路設計面臨的挑戰(zhàn)和啟示。本書特別把設計方法學單獨列出并分插在有關的各章之后，以強調復雜電路設計者共同面臨的感興趣的問題，即起決定作用的設計參數(shù)是什么，設計的哪些部分需要著重考慮而哪些部分又可以忽略，此外還強調了在進行數(shù)字電路設計時一定要同時注意電路和系統(tǒng)兩方面的問題。每章后面都對未來的發(fā)展趨勢給出了綜述和展望。通過這一獨特的介紹分析技術和綜合技術的方法，第二版最有效地為讀者帶來了處理復雜問題所需要的基本知識和設計技能。

本書可作為高等院校電子科學與技術（包括微電子與光電子）、電子與信息工程、計算機科學與技術、自動化等專業(yè)高年級本科生和研究生有關數(shù)字集成電路設計方面課程的教科書。由于涉及面廣并且增加了當前最先進的內容，也使這本教材成為對這一領域的工程技術人員非常有用的參考書。

本書在翻譯過程中得到了電子工業(yè)出版社的大力支持，得到了清華大學微電子學研究所領導和多位教師的關心，特別是得到了朱鈞教授、賀祥慶教授、吳行軍副教授、李樹國副教授以及海燕、韋瑩、錢欣、郝效孟、陸自強、郭磊等多位老師的幫助與指正。我的博士研究生戴宏宇、張盛、王乃龍、楊騫、肖勇、張建良以及博士研究生董良等在完成譯稿過程中給予了我很大的支持。我的妻子金申美和女兒周曄不僅幫助翻譯修改了部分章節(jié)，而且完成了全部的文字輸入和文稿整理。在此一并深表謝意。

最后，本書雖經(jīng)仔細校對，但由于譯者水平有限，文中定會有不當或欠妥之處，望讀者批評指正。2100433B