1.1 概述 (1)
1.1.1 模擬電子技術(shù)和數(shù)字電子技術(shù) (1)
1.1.2 脈沖信號(hào)和數(shù)字信號(hào) (1)
1.1.3 數(shù)字電路的特點(diǎn) (2)
1.2 數(shù)制及其轉(zhuǎn)換 (2)
1.3 編碼 (5)
1.3.1 二-十進(jìn)制編碼 (5)
1.3.2 字符編碼 (6)
本章小結(jié) (7)
思考題和習(xí)題 (7)
第2章 邏輯代數(shù)和硬件描述語言基礎(chǔ) (9)
2.1 邏輯代數(shù)基本概念 (9)
2.1.1 邏輯常量和邏輯變量 (9)
2.1.2 基本邏輯和復(fù)合邏輯 (9)
2.1.3 邏輯函數(shù)的表示方法 (13)
2.1.4 邏輯函數(shù)的相等 (15)
2.2 邏輯代數(shù)的運(yùn)算法則 (16)
2.2.1 邏輯代數(shù)的基本公式 (16)
2.2.2 邏輯代數(shù)的基本定理 (16)
2.2.3 邏輯代數(shù)的常用公式 (17)
2.2.4 異或運(yùn)算公式 (19)
2.3 邏輯函數(shù)的表達(dá)式 (19)
2.3.1 邏輯函數(shù)常用表達(dá)式 (19)
2.3.2 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 (20)
2.4 邏輯函數(shù)的簡化法 (22)
2.4.1 邏輯函數(shù)簡化的意義 (22)
2.4.2 邏輯函數(shù)的公式簡化法 (23)
2.4.3 邏輯函數(shù)的卡諾圖簡化法 (24)
2.5 Verilog HDL基礎(chǔ) (28)
2.5.1 Verilog HDL設(shè)計(jì)模塊的基本結(jié)構(gòu) (29)
2.5.2 Verilog HDL的詞法 (30)
2.5.3 Verilog HDL的語句 (36)
2.5.4 不同抽象級(jí)別的Verilog HDL模型 (41)
本章小結(jié) (42)
思考題和習(xí)題 (43)
第3章 門電路 (45)
3.1 概述 (45)
3.2 晶體二極管和三極管的開關(guān)特性 (46)
3.2.1 晶體二極管的開關(guān)特性 (46)
3.2.2 晶體三極管的開關(guān)特性 (50)
3.3 分立元件門 (54)
3.3.1 二極管與門 (54)
3.3.2 二極管或門 (55)
3.3.3 三極管非門 (56)
3.3.4 復(fù)合邏輯門 (56)
3.3.5 正邏輯和負(fù)邏輯 (58)
3.4 TTL集成門 (58)
3.4.1 TTL集成與非門 (59)
3.4.2 TTL與非門的外部特性 (60)
3.4.3 TTL與非門的主要參數(shù) (64)
3.4.4 TTL與非門的改進(jìn)電路 (65)
3.4.5 TTL其他類型的集成電路 (66)
3.4.6 TTL集成電路多余輸入端的處理 (68)
3.4.7 TTL電路的系列產(chǎn)品 (69)
3.5 其他類型的雙極型集成電路 (69)
3.5.1 ECL電路 (69)
3.5.2 I2L電路 (70)
3.6 MOS集成門 (70)
3.6.1 MOS管 (70)
3.6.2 MOS反相器 (72)
3.6.3 MOS門 (74)
3.6.4 CMOS門的外部特性 (77)
3.7 基于Verilog HDL的門電路設(shè)計(jì) (78)
3.7.1 用assign語句建模方法實(shí)現(xiàn)門電路的描述 (79)
3.7.2 用門級(jí)元件例化建模方式來描述門電路 (80)
本章小結(jié) (81)
思考題和習(xí)題 (81)
第4章 組合邏輯電路 (85)
4.1 概述 (85)
4.1.1 組合邏輯電路的結(jié)構(gòu)和特點(diǎn) (85)
4.1.2 組合邏輯電路的分析方法 (85)
4.1.3 組合邏輯電路的設(shè)計(jì)方法 (86)
4.2 若干常用的組合邏輯電路 (90)
4.2.1 算術(shù)運(yùn)算電路 (90)
4.2.2 編碼器 (92)
4.2.3 譯碼器 (94)
4.2.4 數(shù)據(jù)選擇器 (98)
4.2.5 數(shù)值比較器 (101)
4.2.6 奇偶校驗(yàn)器 (102)
4.3 組合邏輯電路設(shè)計(jì) (104)
4.3.1 采用中規(guī)模集成部件實(shí)現(xiàn)組合邏輯電路 (104)
4.3.2 基于Verilog HDL的組合邏輯電路的設(shè)計(jì) (109)
4.4 組合邏輯電路的競爭-冒險(xiǎn)現(xiàn)象 (119)
本章小結(jié) (121)
思考題和習(xí)題 (121)
第5章 觸發(fā)器 (125)
5.1 概述 (125)
5.2 基本RS觸發(fā)器 (125)
5.2.1 由與非門構(gòu)成的基本RS觸發(fā)器 (126)
5.2.2 由或非門構(gòu)成的基本RS觸發(fā)器 (127)
5.3 鐘控觸發(fā)器 (129)
5.4 集成觸發(fā)器 (133)
5.4.1 主從JK觸發(fā)器 (133)
5.4.2 邊沿JK觸發(fā)器 (135)
5.4.3 維持-阻塞結(jié)構(gòu)集成觸發(fā)器 (136)
5.5 觸發(fā)器之間的轉(zhuǎn)換 (137)
5.6 基于Verilog HDL的觸發(fā)器設(shè)計(jì) (139)
5.6.1 基本RS觸發(fā)器的設(shè)計(jì) (139)
5.6.2 D鎖存器的設(shè)計(jì) (140)
5.6.3 D觸發(fā)器的設(shè)計(jì) (141)
5.6.4 JK觸發(fā)器的設(shè)計(jì) (142)
本章小結(jié) (143)
思考題和習(xí)題 (143)
第6章 時(shí)序邏輯電路 (146)
6.1 概述 (146)
6.2 寄存器和移位寄存器 (149)
6.2.1 寄存器 (149)
6.2.2 移位寄存器 (149)
6.2.3 集成移位寄存器 (151)
6.3 計(jì)數(shù)器 (153)
6.3.1 同步計(jì)數(shù)器的分析 (153)
6.3.2 異步計(jì)數(shù)器的分析 (156)
6.3.3 集成計(jì)數(shù)器 (160)
6.4 時(shí)序邏輯電路的設(shè)計(jì) (163)
6.4.1 同步計(jì)數(shù)器的設(shè)計(jì) (164)
6.4.2 異步計(jì)數(shù)器的設(shè)計(jì) (167)
6.4.3 移存型計(jì)數(shù)器的設(shè)計(jì) (170)
6.4.4 一般同步時(shí)序邏輯電路的設(shè)計(jì) (173)
6.5 基于Verilog HDL的時(shí)序邏輯電路的設(shè)計(jì) (175)
6.5.1 數(shù)碼寄存器的設(shè)計(jì) (175)
6.5.2 移位寄存器的設(shè)計(jì) (177)
6.5.3 計(jì)數(shù)器的設(shè)計(jì) (178)
6.5.4 順序脈沖發(fā)生器的設(shè)計(jì) (181)
6.5.5 序列信號(hào)發(fā)生器的設(shè)計(jì) (182)
6.5.6 序列信號(hào)檢測器的設(shè)計(jì) (184)
本章小結(jié) (184)
思考題和習(xí)題 (185)
第7章 脈沖單元電路 (188)
7.1 概述 (188)
7.1.1 脈沖單元電路的分類、結(jié)構(gòu)和波形參數(shù) (188)
7.1.2 脈沖波形參數(shù)的分析方法 (189)
7.1.3 555定時(shí)器 (189)
7.2 施密特觸發(fā)器 (191)
7.2.1 用555定時(shí)器構(gòu)成施密特觸發(fā)器 (191)
7.2.2 集成施密特觸發(fā)器 (193)
7.3 單穩(wěn)態(tài)觸發(fā)器 (194)
7.3.1 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 (194)
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 (195)
7.4 多諧振蕩器 (198)
7.4.1 用555定時(shí)器構(gòu)成多諧振蕩器 (198)
7.4.2 用門電路構(gòu)成多諧振蕩器 (200)
7.4.3 石英晶體振蕩器 (201)
7.4.4 用施密特電路構(gòu)成多諧振蕩器 (201)
本章小結(jié) (202)
思考題和習(xí)題 (202)
第8章 數(shù)模和模數(shù)轉(zhuǎn)換 (204)
……
第9章 半導(dǎo)體存儲(chǔ)器
第10章 可編程邏輯器件
附錄A 國產(chǎn)半導(dǎo)體集成電路型號(hào)命名法(GB3430-82)
參考文獻(xiàn)
出 版 社: 電子工業(yè)出版社
出版時(shí)間: 2010-5-1
字 數(shù): 440000
頁 數(shù): 260
開 本: 16開
紙 張: 膠版紙
I S B N : 9787121106729
包 裝: 平裝
定價(jià):29.00
數(shù)字邏輯電路基礎(chǔ):2010年電子工業(yè)出版社出版的圖書
數(shù)字邏輯電路基礎(chǔ):2014年西安電子科技大學(xué)出版社出版的圖書
1、電流,2、吸收,負(fù)載,3、關(guān)聯(lián)參考,非關(guān)聯(lián)參考,4、電阻,根號(hào)(LC),5、等效電壓源,開路,等效,6、零,7、線性,8、零,9、儲(chǔ)能。
1、將兩個(gè)電壓源轉(zhuǎn)為電流源;8V2歐姆的轉(zhuǎn)為4A并聯(lián)2歐姆,方向向上,4V2歐姆的轉(zhuǎn)為2A并聯(lián)2歐姆,方向下下,2、以上兩個(gè)電流源合成一個(gè)電流為4-2=2A,并聯(lián)2//2=1歐姆的電流...
網(wǎng)孔電流法,對(duì)于一個(gè)閉環(huán)來講,繞這個(gè)環(huán)一圈電壓和為零,就有I1R1+I2R2+。。。=0結(jié)點(diǎn)電流法,對(duì)于一個(gè)結(jié)點(diǎn)來講,有流入的電流就有流出的電流,即電流矢量和為零。就有I1+I2+。。。。=0 回答者...
格式:pdf
大?。?span id="z8luzyt" class="single-tag-height">450KB
頁數(shù): 16頁
評(píng)分: 4.3
數(shù)字邏輯電路綜合練習(xí)題 一:選擇填空題 1、下列四個(gè)數(shù)中與十六進(jìn)制數(shù) (63) 16相等的是 ( B ) A. (100) 10 B. (01100011) 2 C. (01100011)8421BCD D. (100100011) 8 2、十進(jìn)制數(shù) 118對(duì)應(yīng)的 2 進(jìn)制數(shù)為 ( D ) A. (1010110) 2 B. (1111000) 2 C. (1110111)2 D. (1110110)2 3、下列等式不成立的是 ( C ) A. A+ A B=A+B B. A+AB=A C. AB+ A C+BC=AB+BC D. A B + BA +AB+ A B=1 4、以下說法中, ______是正確的。 ( A ) A. 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于 1 B. 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于 0 C. 一個(gè)邏輯函數(shù)全部最小項(xiàng)之積恒等于 1 D. 一個(gè)邏輯函數(shù)
格式:pdf
大?。?span id="venl395" class="single-tag-height">450KB
頁數(shù): 未知
評(píng)分: 4.5
本設(shè)計(jì)主要以74190芯片級(jí)聯(lián)為核心實(shí)現(xiàn)交通燈控制。這個(gè)電路采用兩個(gè)74190芯片級(jí)聯(lián)成一個(gè)從99倒計(jì)到00的計(jì)數(shù)器,用JK觸發(fā)器實(shí)現(xiàn)信號(hào)燈的轉(zhuǎn)換,倒計(jì)時(shí)顯示采用七段數(shù)碼管作為顯示,非常簡單地實(shí)現(xiàn)了交通信號(hào)燈的控制。使用電腦EWBVersion5.0c仿真技術(shù)對(duì)系統(tǒng)進(jìn)行仿真。
學(xué)習(xí)數(shù)字邏輯電路課程,學(xué)習(xí)者需要具備電路基礎(chǔ)和模擬電子技術(shù)基礎(chǔ)知識(shí)。
書名 |
作者 |
出版地 |
出版時(shí)間 |
出版社 |
---|---|---|---|---|
《數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì) (第3版)》 |
蔣立平,姜萍,譚雪琴,花漢兵 |
北京 |
2019年 |
電子工業(yè)出版社 |
《Digital Fundamentals (11th edition)》 |
Thomas L. Floyd |
- |
2014年 |
Pearson |
《Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog (6th Edition)》 |
M. Morris R. Mano,Michael D. Ciletti |
- |
2017年 |
|
《數(shù)字邏輯與Verilog設(shè)計(jì) (第3版)》 |
Stephen Brown,Zvonko Vranesic |
北京 |
2014年 |
清華大學(xué)出版社 |
《數(shù)字設(shè)計(jì)-原理與實(shí)踐 (第四版影印版)》 |
John F. Wakerly |
2007年 |
高等教育出版社 |
|
《模擬和數(shù)字電子電路基礎(chǔ)》 |
Anant Agarwal,Jeffrey H.Lang |
2008年 |
清華大學(xué)出版社 |
|
《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)(第2版)》 |
Jan M.Rabaey,Anantha Chandrakasan,Borivoje Nikolie |
2010年 |
電子工業(yè)出版社 |
(注:表格內(nèi)容參考資料)
從世界上第一臺(tái)通用計(jì)算機(jī)ENIAC到納米工藝的微處理器,數(shù)字邏輯電路經(jīng)歷了從真空管到集成電路和可編程邏輯的發(fā)展。21世紀(jì),數(shù)字電子技術(shù)已經(jīng)滲透到人類社會(huì)經(jīng)濟(jì)生活的所有領(lǐng)域,并且改變著人們生活的方方面面。在此背景下,南京理工大學(xué)開設(shè)了數(shù)字邏輯電路課程。
數(shù)字邏輯電路課程是電子信息類、電氣類、自動(dòng)化類、計(jì)算機(jī)類等專業(yè)類的一門專業(yè)基礎(chǔ)課,提供數(shù)字技術(shù)和數(shù)字系統(tǒng)的基本概念、基本原理和基本技能,培養(yǎng)工程實(shí)踐能力,為后續(xù)專業(yè)課程的學(xué)習(xí)以及適應(yīng)現(xiàn)代信息社會(huì)的快速變化奠定基礎(chǔ)。
數(shù)字邏輯電路課程內(nèi)容主要包括數(shù)字邏輯基礎(chǔ)、邏輯代數(shù)的基本定律和規(guī)則、邏輯代數(shù)的標(biāo)準(zhǔn)形式、組合邏輯電路的分析與設(shè)計(jì)、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、鎖存器和觸發(fā)器應(yīng)用示例、邏輯門電路、組合邏輯電路、組合邏輯功能模塊、時(shí)序邏輯電路、時(shí)序邏輯功能模塊、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件、脈沖信號(hào)的產(chǎn)生與整形、數(shù)模與模數(shù)轉(zhuǎn)換等。