前言教學(xué)建議
第1章 數(shù)字邏輯系統(tǒng)基礎(chǔ)1
1.1 數(shù)字邏輯系統(tǒng)簡(jiǎn)介1
1.1.1 模擬信號(hào)與數(shù)字信號(hào)1
1.1.2 模擬系統(tǒng)與數(shù)字邏輯系統(tǒng)
的區(qū)別1
1.1.3 數(shù)字邏輯系統(tǒng)的特點(diǎn)2
1.2 數(shù)制、碼制、基本邏輯門3
1.2.1 數(shù)制及其轉(zhuǎn)換3
1.2.2 常用碼制及其特點(diǎn)7
1.2.3 基本邏輯關(guān)系與邏輯門12
1.3 數(shù)字邏輯系統(tǒng)分析與設(shè)計(jì)的基本
概念19
習(xí)題21
第2章 邏輯代數(shù)與邏輯函數(shù)23
2.1 邏輯代數(shù)23
2.1.1 邏輯代數(shù)的基本公理23
2.1.2 邏輯代數(shù)的基本定律23
2.1.3 邏輯代數(shù)的基本定理24
2.2 邏輯函數(shù)及其表示方法25
2.2.1 邏輯函數(shù)25
2.2.2 邏輯函數(shù)的表示方法26
2.2.3 邏輯函數(shù)的標(biāo)準(zhǔn)形式29
2.3 邏輯函數(shù)的化簡(jiǎn)31
2.3.1 公式化簡(jiǎn)法32
2.3.2 卡諾圖化簡(jiǎn)法33
習(xí)題41
第3章 組合邏輯電路分析與設(shè)計(jì)43
3.1 小規(guī)模組合邏輯電路分析與
設(shè)計(jì)43
3.1.1 組合邏輯電路的定義與
描述43
3.1.2 小規(guī)模組合邏輯電路的
分析43
3.1.3 小規(guī)模組合邏輯電路的
設(shè)計(jì)44
3.2 常用組合邏輯功能器件47
3.2.1 編碼器47
3.2.2 譯碼器52
3.2.3 數(shù)據(jù)選擇器與數(shù)據(jù)分配器59
3.2.4 數(shù)據(jù)比較器62
3.2.5 加法器63
3.2.6 8421BCD碼與二進(jìn)制碼
轉(zhuǎn)換器68
3.2.7 廣義譯碼器70
3.3 組合邏輯電路的VHDL描述70
3.3.1 硬件描述語言與VHDL
概述70
3.3.2 常用邏輯器件的VHDL
描述75
3.4 大規(guī)模組合邏輯電路的計(jì)算機(jī)
輔助設(shè)計(jì)流程85
3.4.1 計(jì)算機(jī)輔助設(shè)計(jì)的一般
流程86
3.4.2 Quartus II簡(jiǎn)介87
3.4.3 設(shè)計(jì)實(shí)例88
習(xí)題103
第4章 時(shí)序邏輯電路分析與設(shè)計(jì)107
4.1 時(shí)序邏輯電路簡(jiǎn)介107
4.1.1 時(shí)序邏輯電路的基本
概念107
4.1.2 時(shí)序邏輯電路的分類107
4.2 觸發(fā)器108
4.2.1 觸發(fā)器及其分類108
4.2.2 觸發(fā)器的描述方法108
4.2.3 RS觸發(fā)器109
4.2.4 D觸發(fā)器111
4.2.5 JK觸發(fā)器112
4.2.6 鎖存器與觸發(fā)器的VHDL
描述113
4.2.7 T(T′)觸發(fā)器116
4.3 小規(guī)模時(shí)序邏輯電路的一般
分析方法117
4.3.1 同步時(shí)序邏輯電路的分析
方法117
4.3.2 異步時(shí)序邏輯電路分析
舉例119
4.4 小規(guī)模時(shí)序邏輯電路的一般
設(shè)計(jì)方法120
4.4.1 設(shè)計(jì)步驟及設(shè)計(jì)舉例120
4.4.2 有限狀態(tài)機(jī)的VHDL
描述125
4.5 常用時(shí)序邏輯功能器件129
4.5.1 計(jì)數(shù)器129
4.5.2 寄存器與移位寄存器149
4.5.3 順序脈沖發(fā)生器與序列信號(hào)
發(fā)生器161
4.6 時(shí)序邏輯電路的計(jì)算機(jī)輔助分析
與設(shè)計(jì)舉例164
4.6.1 時(shí)序邏輯電路的計(jì)算機(jī)
輔助分析舉例165
4.6.2 時(shí)序邏輯電路的計(jì)算機(jī)
輔助設(shè)計(jì)舉例166
習(xí)題167
第5章 半導(dǎo)體存儲(chǔ)器173
5.1 概述173
5.2 只讀存儲(chǔ)器173
5.2.1 組成框圖174
5.2.2 掩膜ROM175
5.2.3 可編程ROM175
5.2.4 電擦除EPROM176
5.2.5 閃存180
5.3 隨機(jī)存取存儲(chǔ)器183
5.3.1 靜態(tài)RAM183
5.3.2 雙口RAM與先入先出
RAM185
5.3.3 動(dòng)態(tài)RAM188
5.3.4 鐵電RAM191
5.4 存儲(chǔ)器的應(yīng)用193
5.4.1 字?jǐn)U展和位擴(kuò)展193
5.4.2 實(shí)現(xiàn)組合邏輯函數(shù)194
習(xí)題197
第6章 數(shù)模與模數(shù)轉(zhuǎn)換器198
6.1 概述198
6.2 數(shù)模轉(zhuǎn)換器198
6.2.1 DAC主要性能198
6.2.2 電阻串DAC199
6.2.3 電阻解碼DAC201
6.2.4 恒流源DAC203
6.2.5 電容DAC204
6.2.6 其他類型DAC206
6.2.7 新型集成DAC簡(jiǎn)介207
6.3 模數(shù)轉(zhuǎn)換器210
6.3.1 ADC主要性能210
6.3.2 快閃型ADC212
6.3.3 反饋比較型ADC213
6.3.4 雙積分型ADC215
6.3.5 其他類型ADC217
6.3.6 新型集成ADC簡(jiǎn)介219
6.3.7 等效采樣技術(shù)223
習(xí)題224
第7章 可編程邏輯器件226
7.1 概述226
7.1.1 PLD發(fā)展歷程226
7.1.2 PLD分類226
7.1.3 PLD常用邏輯符號(hào)227
7.2 低密度可編程邏輯器件227
7.2.1 PAL器件227
7.2.2 GAL器件228
7.3 高密度可編程邏輯器件232
7.3.1 CPLD器件232
7.3.2 FPGA器件234
7.4 硬件測(cè)試與編程244
7.4.1 硬件測(cè)試技術(shù)244
7.4.2 配置與編程245
習(xí)題246
第8章 應(yīng)用數(shù)字系統(tǒng)設(shè)計(jì)247
8.1 概述247
8.1.1 系統(tǒng)設(shè)計(jì)247
8.1.2 開發(fā)環(huán)境與設(shè)計(jì)方法247
8.1.3 器件選型247
8.2 等精度頻率計(jì)的設(shè)計(jì)247
8.2.1 設(shè)計(jì)任務(wù)247
8.2.2 方案論證248
8.2.3 創(chuàng)建設(shè)計(jì)工程251
8.2.4 功能模塊設(shè)計(jì)251
8.2.5 系統(tǒng)仿真275
8.3 信號(hào)發(fā)生器的設(shè)計(jì)277
8.3.1 設(shè)計(jì)任務(wù)277
8.3.2 方案論證277
8.3.3 創(chuàng)建設(shè)計(jì)工程279
8.3.4 功能模塊設(shè)計(jì)280
8.3.5 系統(tǒng)仿真296
8.3.6 優(yōu)化改進(jìn)298
8.3.7 功能擴(kuò)展307
習(xí)題308
參考文獻(xiàn)310
本書主要內(nèi)容包括:通用常規(guī)集成芯片尤其是可編程芯片及應(yīng)用的介紹,突出器件與集成芯片的特性與參數(shù)、分析與設(shè)計(jì),由中規(guī)模或大規(guī)模集成器件構(gòu)成的數(shù)字邏輯系統(tǒng)、數(shù)字系統(tǒng)的計(jì)算機(jī)分析、仿真與設(shè)計(jì),突出組合邏輯電路的一般模型(廣義譯碼器)、時(shí)序電路的一般模型(廣義有限狀態(tài)機(jī))、存儲(chǔ)器與模數(shù)轉(zhuǎn)換器件的應(yīng)用等。本書可作為電子、通信、計(jì)算機(jī)、自動(dòng)化專業(yè)本科生的教材,也可作為相關(guān)專業(yè)工程技術(shù)人員的參考書
系統(tǒng)分析與系統(tǒng)設(shè)計(jì)有何區(qū)別
1、系統(tǒng)分析,是將用戶的想法通過任務(wù)分解的方式,將用戶比較籠統(tǒng)的需求分析成研發(fā)能夠理解的需求。2、系統(tǒng)設(shè)計(jì)是根據(jù)用戶的需求,設(shè)計(jì)出來需要能夠滿足需求分析的系統(tǒng)。二者區(qū)別: 系統(tǒng)分析師比系統(tǒng)設(shè)計(jì)師更貼近...
求系統(tǒng)分析與設(shè)計(jì)方法的指導(dǎo)書籍
做分析與設(shè)計(jì),書不在多,吃透了一本就夠,推薦系統(tǒng)分析與設(shè)計(jì)方法原書第七版。記住,做這個(gè)更多的是要求你的思維和靈性,書只是工具。
畢業(yè)論文:企業(yè)人力資源管理信息系統(tǒng)分析與設(shè)計(jì)
--------------前言-------------- 人事管理系統(tǒng)是一個(gè)企事業(yè)單位不可缺少的部分,它的內(nèi)容對(duì)于企事業(yè)單位的決策者和管理者來說都至關(guān)重要,所以人事管理系統(tǒng)應(yīng)該能夠?yàn)橛脩籼?..
格式:pdf
大?。?span id="jg36g4h" class="single-tag-height">651KB
頁數(shù): 8頁
評(píng)分: 4.6
履帶式推土機(jī)的系統(tǒng)分析與設(shè)計(jì) ——機(jī)械系統(tǒng)設(shè)計(jì)課程論文 學(xué) 院: 機(jī)械電氣工程學(xué)院 專 業(yè): 機(jī)械設(shè)計(jì)制造及其自動(dòng)化 班 級(jí): 2011級(jí)機(jī)制( 5)班 姓 名: 學(xué) 號(hào): 20115 指導(dǎo)老師: 倪向東 第 1 頁 摘 要: 推土機(jī)在土石方工程中被廣泛應(yīng)用,推土工作裝置是其承受工作載荷的主要部 件,并將載荷傳遞至機(jī)體,受力情況非常惡劣。在復(fù)雜多變的工作外載荷作用下,分 析計(jì)算推土工作裝置在不同工況、不同部位危險(xiǎn)點(diǎn)的應(yīng)力分布,是設(shè)計(jì)推土機(jī)工作裝 置所必需的。 本文進(jìn)行了推土機(jī)的總體設(shè)計(jì)、推土機(jī)重心計(jì)算、推土機(jī)工作裝置結(jié)構(gòu)設(shè)計(jì)。本 次設(shè)計(jì)工作裝置采用固定式直傾推土鏟,雙液壓缸提升。根據(jù)任務(wù)書設(shè)計(jì)了鏟刀和推 土板的主要尺寸,并使用 CAD制圖軟件,更直觀的將設(shè)計(jì)體現(xiàn)出來。 本設(shè)計(jì)選擇了 危險(xiǎn)工況和計(jì)算位置進(jìn)行了強(qiáng)度校核, 并借助計(jì)算機(jī)選取危險(xiǎn)截面進(jìn)行了有限元分 析,對(duì)結(jié)果進(jìn)行了對(duì)比分析。經(jīng)過校
格式:pdf
大?。?span id="vdeoa1t" class="single-tag-height">651KB
頁數(shù): 17頁
評(píng)分: 4.7
《系統(tǒng)分析與設(shè)計(jì)》課程設(shè)計(jì) 目錄 1. 前言 ............................................................3 1.1 課程設(shè)計(jì)背景 ................................................3 1.2 課程設(shè)計(jì)目的 ................................................3 1.3 課程設(shè)計(jì)任務(wù) ................................................3 2. 課程設(shè)計(jì)分析 .....................................................3 2.1 需求分析 ......................................
從世界上第一臺(tái)通用計(jì)算機(jī)ENIAC到納米工藝的微處理器,數(shù)字邏輯電路經(jīng)歷了從真空管到集成電路和可編程邏輯的發(fā)展。21世紀(jì),數(shù)字電子技術(shù)已經(jīng)滲透到人類社會(huì)經(jīng)濟(jì)生活的所有領(lǐng)域,并且改變著人們生活的方方面面。在此背景下,南京理工大學(xué)開設(shè)了數(shù)字邏輯電路課程。
數(shù)字邏輯電路課程是電子信息類、電氣類、自動(dòng)化類、計(jì)算機(jī)類等專業(yè)類的一門專業(yè)基礎(chǔ)課,提供數(shù)字技術(shù)和數(shù)字系統(tǒng)的基本概念、基本原理和基本技能,培養(yǎng)工程實(shí)踐能力,為后續(xù)專業(yè)課程的學(xué)習(xí)以及適應(yīng)現(xiàn)代信息社會(huì)的快速變化奠定基礎(chǔ)。
數(shù)字邏輯電路課程內(nèi)容主要包括數(shù)字邏輯基礎(chǔ)、邏輯代數(shù)的基本定律和規(guī)則、邏輯代數(shù)的標(biāo)準(zhǔn)形式、組合邏輯電路的分析與設(shè)計(jì)、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、鎖存器和觸發(fā)器應(yīng)用示例、邏輯門電路、組合邏輯電路、組合邏輯功能模塊、時(shí)序邏輯電路、時(shí)序邏輯功能模塊、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件、脈沖信號(hào)的產(chǎn)生與整形、數(shù)模與模數(shù)轉(zhuǎn)換等。
第1單元 數(shù)字邏輯基礎(chǔ) (1) 第1講 數(shù)制 第2講 碼制 第3講 邏輯運(yùn)算 第4講 邏輯代數(shù)的基本定律和規(guī)則 第2單元 數(shù)字邏輯基礎(chǔ) (2) 第5講 邏輯代數(shù)的標(biāo)準(zhǔn)形式 第6講 真值表與邏輯表達(dá)式 第7講 邏輯函數(shù)的代數(shù)法化簡(jiǎn) 第8講 邏輯函數(shù)的卡諾圖化簡(jiǎn) 第9講 帶約束項(xiàng)的邏輯函數(shù)化簡(jiǎn) 第10講 邏輯函數(shù)化簡(jiǎn)為其它形式 第3單元 邏輯門電路 第11講 噪聲容限 第12講 CMOS門電路 第13講 TTL門電路 第4單元 組合邏輯電路 (1) 第14講 組合邏輯電路的分析與設(shè)計(jì) 第15講 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn) 第16講 編碼器 第5單元 組合邏輯電路 (2) 第17講 譯碼器 第18講 數(shù)據(jù)分配器 第19講 顯示譯碼器 第20講 譯碼器應(yīng)用 第6單元 組合邏輯電路 (3) 第21講 數(shù)據(jù)選擇器 第22講 加法器 第23講 數(shù)值比較器 第7單元 時(shí)序邏輯電路 (1) 第24講 鎖存器 第25講 觸發(fā)器 第26講 鎖存器和觸發(fā)器應(yīng)用示例 |
第8單元 時(shí)序邏輯電路 (2) 第27講 同步時(shí)序電路的分析 第28講 異步時(shí)序電路的分析 第29講 同步時(shí)序電路的設(shè)計(jì) 第9單元 時(shí)序邏輯功能模塊 (1) 第30講 異步計(jì)數(shù)器 第31講 同步計(jì)數(shù)器 第10單元 時(shí)序邏輯功能模塊 (2) 第32講 同步集成電路計(jì)數(shù)器 第33講 任意進(jìn)制計(jì)數(shù)器 第34講 計(jì)數(shù)器應(yīng)用 第11單元 時(shí)序邏輯功能模塊 (3) 第35講 寄存器與移位寄存器 第36講 移位寄存器應(yīng)用舉例 第37講 移位寄存器型計(jì)數(shù)器 第38講 移位寄存器型序列信號(hào)發(fā)生器 第12單元 半導(dǎo)體存儲(chǔ)器及可編程邏輯器件 第39講 半導(dǎo)體存儲(chǔ)器基礎(chǔ) 第40講 隨機(jī)存取存儲(chǔ)器 第41講 只讀存儲(chǔ)器 第42講 存儲(chǔ)器地址譯碼與擴(kuò)展 第43講 可編程邏輯器件 第44講 硬件描述語言和FPGA設(shè)計(jì)基礎(chǔ) 第13單元 脈沖信號(hào)的產(chǎn)生與整形 第45講 555集成定時(shí)器 第46講 施密特觸發(fā)器 第47講 單穩(wěn)態(tài)觸發(fā)器 第48講 多諧振蕩器 第14單元 數(shù)模與模數(shù)轉(zhuǎn)換 第49講 數(shù)模與模數(shù)轉(zhuǎn)換基礎(chǔ) 第50講 D/A轉(zhuǎn)換器 第51講 A/D轉(zhuǎn)換器 |
注:第1次開課課程大綱與第2次開課課程大綱相比,前者比后者少了3單元測(cè)驗(yàn)”“單元作業(yè)”“課程期末考試”三個(gè)部分。 |
(注:課程大綱排版從左到右列)
課程導(dǎo)論 第1單元 數(shù)字邏輯基礎(chǔ) (1) 第1講 數(shù)制 第2講 碼制 第3講 邏輯運(yùn)算 第4講 邏輯代數(shù)的基本定律和規(guī)則 第1單元測(cè)驗(yàn) 第1單元作業(yè) 第2單元 數(shù)字邏輯基礎(chǔ) (2) 第5講 邏輯代數(shù)的標(biāo)準(zhǔn)形式 第6講 真值表與邏輯表達(dá)式 第7講 邏輯函數(shù)的代數(shù)法化簡(jiǎn) 第8講 邏輯函數(shù)的卡諾圖化簡(jiǎn) 第9講 帶約束項(xiàng)的邏輯函數(shù)化簡(jiǎn) 第10講 邏輯函數(shù)化簡(jiǎn)為其它形式 第2單元測(cè)驗(yàn) 第2單元作業(yè) 第3單元 組合邏輯電路 (1) 第11講 組合邏輯電路的分析與設(shè)計(jì) 第12講 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn) 第13講 編碼器 第3單元測(cè)驗(yàn) 第3單元作業(yè) 第4單元 組合邏輯電路 (2) 第14講 譯碼器 第15講 數(shù)據(jù)分配器 第16講 顯示譯碼器 第17講 譯碼器應(yīng)用 第4單元測(cè)驗(yàn) 第4單元作業(yè) 第5單元 組合邏輯電路 (3) 第18講 數(shù)據(jù)選擇器 第19講 加法器 第20講 數(shù)值比較器 第5單元測(cè)驗(yàn) 第5單元作業(yè) 補(bǔ)充單元:Verilog HDL和FPGA設(shè)計(jì)入門 Verilog HDL和FPGA設(shè)計(jì)入門 第6單元 時(shí)序邏輯電路 (1) 第21講 鎖存器 第22講 觸發(fā)器 第23講 鎖存器和觸發(fā)器應(yīng)用示例 第6單元測(cè)驗(yàn) 第6單元作業(yè) 第7單元 時(shí)序邏輯電路 (2) 第24講 同步時(shí)序電路的分析 第25講 異步時(shí)序電路的分析 第26講 同步時(shí)序電路的設(shè)計(jì) |
第7單元測(cè)驗(yàn) 第7單元作業(yè) 第8單元 時(shí)序邏輯功能模塊 (1) 第27講 異步計(jì)數(shù)器 第28講 同步計(jì)數(shù)器 第8單元測(cè)驗(yàn) 第8單元作業(yè) 第9單元 時(shí)序邏輯功能模塊 (2) 第29講 同步集成電路計(jì)數(shù)器 第30講 任意進(jìn)制計(jì)數(shù)器 第31講 計(jì)數(shù)器應(yīng)用 第9單元測(cè)試 第9單元作業(yè) 第10單元 時(shí)序邏輯功能模塊 (3) 第32講 寄存器與移位寄存器 第33講 移位寄存器應(yīng)用舉例 第34講 移位寄存器型計(jì)數(shù)器 第35講 移位寄存器型序列信號(hào)發(fā)生器 第10單元測(cè)驗(yàn) 第10單元作業(yè) 第11單元 半導(dǎo)體存儲(chǔ)器及可編程邏輯器件 第36講 半導(dǎo)體存儲(chǔ)器基礎(chǔ) 第37講 隨機(jī)存取存儲(chǔ)器 第38講 只讀存儲(chǔ)器 第39講 存儲(chǔ)器地址譯碼與擴(kuò)展 第40講 可編程邏輯器件 第41講 硬件描述語言和FPGA設(shè)計(jì)基礎(chǔ) 第11單元測(cè)驗(yàn) 第11單元作業(yè) 第12單元 脈沖信號(hào)的產(chǎn)生與整形 第42講 555集成定時(shí)器 第43講 施密特觸發(fā)器 第44講 單穩(wěn)態(tài)觸發(fā)器 第45講 多諧振蕩器 第12單元測(cè)驗(yàn) 第12單元作業(yè) 第13單元 數(shù)模與模數(shù)轉(zhuǎn)換 第46講 數(shù)模與模數(shù)轉(zhuǎn)換基礎(chǔ) 第47講 D/A轉(zhuǎn)換器 第48講 A/D轉(zhuǎn)換器 第13單元測(cè)驗(yàn) 第13單元作業(yè) 第14單元 邏輯門電路 第49講 噪聲容限 第50講 CMOS門電路 第51講 TTL門電路 第14單元測(cè)驗(yàn) 第14單元作業(yè) |
(注:課程大綱排版從左到右列)