第1章數(shù)字邏輯基礎(chǔ)
1.1數(shù)字電路和數(shù)字系統(tǒng)
1.1.1數(shù)字信號
1.1.2數(shù)字電路
1.1.3數(shù)字系統(tǒng)
1.2數(shù)制和碼制
1.2.1數(shù)制
1.2.2數(shù)制轉(zhuǎn)換
1.2.3碼制
1.2.4二進制數(shù)運算
1.3邏輯代數(shù)
1.3.1邏輯運算
1.3.2邏輯函數(shù)
1.3.3邏輯代數(shù)的標(biāo)準(zhǔn)形式
1.4邏輯函數(shù)的化簡
1.4.1公式法化簡
1.4.2卡諾圖化簡
1.4.3具有無關(guān)項的邏輯函數(shù)及其化簡
1.5本章小結(jié)
1.6思考與練習(xí)
第2章QuartusⅡ軟件和Verilog語言
2.1Quartus Ⅱ軟件簡介
2.1.1Quartus Ⅱ原理圖編輯
2.1.2Verilog HDL語言編輯
2.1.3波形仿真
2.1.4引腳分配
2.1.5下載測試
2.2硬件描述語言Verilog
2.2.1Verilog基本結(jié)構(gòu)
2.2.2Verilog語法知識
2.2.3運算符
2.2.4語句
2.3本章小結(jié)
2.4思考與練習(xí)
第3章組合邏輯電路
3.1組合邏輯電路概述
3.1.1組合邏輯電路的分析
3.1.2組合邏輯電路的設(shè)計
3.1.3Verilog HDL描述
3.2編碼器
3.2.1編碼器的定義與工作原理
3.2.2編碼器的應(yīng)用
3.2.3Verilog HDL描述
3.3譯碼器
3.3.1譯碼器的工作原理
3.3.2二進制譯碼器的應(yīng)用
3.3.3Verilog HDL描述
3.4數(shù)據(jù)選擇器
3.4.1數(shù)據(jù)選擇器的工作原理
3.4.2數(shù)據(jù)選擇器的應(yīng)用
3.4.3Verilog HDL描述
3.5數(shù)據(jù)分配器
3.5.1數(shù)據(jù)分配器的工作原理
3.5.2Verilog HDL描述
3.6數(shù)值比較器
3.6.1數(shù)值比較器的工作原理
3.6.2Verilog HDL描述
3.7組合邏輯電路的競爭和冒險
3.7.1產(chǎn)生競爭冒險的原因
3.7.2冒險的分類
3.7.3判別冒險
3.7.4消去競爭冒險的方法
3.8本章小結(jié)
3.9思考與練習(xí)
第4章時序邏輯電路基本原理
4.1概述
4.1.1時序邏輯電路的結(jié)構(gòu)特點
4.1.2時序邏輯電路的分類
4.2觸發(fā)器
4.2.1RS觸發(fā)器
4.2.2JK觸發(fā)器
4.2.3D觸發(fā)器
4.2.4T觸發(fā)器
4.2.5觸發(fā)器之間的轉(zhuǎn)換
4.2.6鎖存器
4.3時序邏輯電路的分析
4.3.1同步時序邏輯電路分析
4.3.2異步時序邏輯電路分析
4.4本章小結(jié)
4.5思考與練習(xí)
第5章時序邏輯電路設(shè)計
5.1概述
5.2同步時序邏輯電路的設(shè)計
5.2.1設(shè)計方法與步驟
5.2.2設(shè)計舉例
5.3異步時序邏輯電路的設(shè)計
5.3.1設(shè)計方法與步驟
5.3.2設(shè)計舉例
5.4Verilog HDL描述時序邏輯電路
5.4.1有限狀態(tài)機
5.4.2有限狀態(tài)機的Verilog HDL描述
5.4.3Verilog HDL時序電路設(shè)計
5.5本章小結(jié)
5.6思考與練習(xí)
第6章常用邏輯電路
6.1算術(shù)運算電路
6.1.1加法器
6.1.2減法器
6.1.3乘法器
6.2寄存器
6.2.1基本寄存器
6.2.2移位寄存器
6.2.3用Verilog HDL描述寄存器
6.3計數(shù)器
6.3.1同步計數(shù)器
6.3.2異步計數(shù)器
6.3.3任意進制計數(shù)器的實現(xiàn)
6.3.4用Verilog HDL描述計數(shù)器
6.4本章小結(jié)
6.5思考與練習(xí)
第7章脈沖信號的產(chǎn)生與整形
7.1單穩(wěn)態(tài)觸發(fā)器
7.1.1門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7.1.2集成單穩(wěn)態(tài)觸發(fā)器
7.1.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
7.2多諧振蕩器
7.2.1門電路組成的多諧振蕩器
7.2.2石英晶體多諧振蕩器
7.2.3多諧振蕩器的應(yīng)用
7.3施密特觸發(fā)器
7.3.1門電路構(gòu)成的施密特觸發(fā)器
7.3.2集成施密特觸發(fā)器
7.3.3施密特觸發(fā)器的應(yīng)用
7.4555定時器
7.4.1555定時器的電路結(jié)構(gòu)與功能
7.4.2用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)電路
7.4.3用555定時器構(gòu)成多諧振蕩器
7.4.4用555定時器構(gòu)成施密特觸發(fā)器
7.5本章小結(jié)
7.6思考與練習(xí)
作者:張春晶、張海寧、李冰
定價:39.50元
印次:1-1
ISBN:9787302333685
出版日期:2014.06.01
印刷日期:2014.05.22
可以一樣可以不一樣,有時投標(biāo)文件會比招標(biāo)文件多,但內(nèi)容必須都是招標(biāo)文件要求提供的內(nèi)容。
電子電工電氣部分21世紀(jì)大學(xué)新型參考教材系列(電力電子學(xué))21世紀(jì)高等學(xué)校教材(接地)led制造技術(shù)與應(yīng)用OHM電子愛好者讀物(電子機械入門)ups不間斷電源剖析與應(yīng)用ups應(yīng)用及其維修技術(shù)ups應(yīng)用...
Us=6V其它的不會了
格式:pdf
大小:1.7MB
頁數(shù): 15頁
評分: 4.7
數(shù)字電子技術(shù)課程設(shè)計報告 專業(yè)班級:電氣工程及其自動化 時間: 2013年 7月 1 日至 7月 5 日 一、設(shè)計題目: 簡易電子琴設(shè)計 二、題目要求: (1)單獨從左至右按下 S1-S7每個按鍵后能夠各自對應(yīng)發(fā)出 “哆來咪發(fā)唆 啦西”的音樂聲; (2)按下最右邊按鍵( S8),同時再配合按下 S1-S7鍵后,發(fā)高八度的對應(yīng) 音; (3)按鍵需要進行“消抖”處理; (4)外部輸入脈沖信號頻率為 1mhz; (5)擴展要求:自主設(shè)計(增加低 8度功能)。 三、設(shè)計原理: (1)喇叭的振動頻率不同,導(dǎo)致產(chǎn)生不同的聲音;振動頻率越低,聲音越 低沉,振動頻率越高,聲音越尖銳。題目中音樂基本音的 “哆”對應(yīng)頻率為 523Hz 、“來”對應(yīng)頻率為 587Hz 、“咪”對應(yīng)頻率為 659Hz 、“發(fā)”對應(yīng)頻率為 698Hz 、“唆”對應(yīng)頻率為 784Hz 、“啦”對應(yīng)頻率為 880Hz 、“西”對應(yīng)頻率
格式:pdf
大?。?span id="mugjqnk" class="single-tag-height">1.7MB
頁數(shù): 10頁
評分: 4.6
第四章答案: 4-1答: 4-2答: [解]:圖 P4.3所示電路的真值表 S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 1 1 0* 由真值表得邏輯函數(shù)式 0 1 SR QRSQ nn 4-3答: [解] 見圖 A4.4 圖 A4.4 4-4答: [解] 見圖 A4.5 圖 A4.5 4-6 答: 4-7答: [解]見圖 A4.9 圖 A4.9 4-8答: 4-9答: 見圖 A4.11 圖 A4.11 4-10答: [解] 見圖 A4.12 圖 A4.12 4-11答: [解] 見圖 A4.13 圖 A4.13 4-12答: [解] 電路驅(qū)動方程為: AQAAQJ nn 11 , BQBBQK nn 11 ; ABS , BAR ; BAT ; BAD 代入特性方程,
數(shù)字電子技術(shù)是高等院校開設(shè)的專業(yè)基礎(chǔ)課程,同時也是全國高等院校相關(guān)專業(yè)的碩士入學(xué)考試必考課程。為了幫助廣大考生進行系統(tǒng)復(fù)習(xí),我們根據(jù)"數(shù)字電子技術(shù)"課程教學(xué)基本要求編寫了本書。
全書共分為18章,每一章均由知識要點、知識點詳解、真題及例題解析、自我測試4部分組成。本書首先通過知識要點和知識點詳解對本章內(nèi)容作了高度概括和敘述。真題及例題解析中例題大都選自國內(nèi)重點高等院校和科研院所歷年考研真題,并作了詳細(xì)分析和解答。自我測試中均有參考答案,可通過練習(xí)以檢測學(xué)習(xí)效果,進一步提高解題能力。本書最后還給出了重點高等院校的碩士研究生入學(xué)考試題,并給出了大部分答案。
本書可作為相關(guān)專業(yè)學(xué)生報考碩士學(xué)位研究生學(xué)習(xí)用參考書及復(fù)習(xí)指導(dǎo)書,也適合于高等院校相關(guān)專業(yè)的學(xué)生自學(xué)使用,同時可作為高等院校青年教師的教學(xué)參考書。
《數(shù)字電子技術(shù)實驗教程及報告書》內(nèi)容循序漸進,由淺入深,通過設(shè)計的實驗加強對學(xué)生實際應(yīng)用能力的培養(yǎng)?!稊?shù)字電子技術(shù)實驗教程及報告書》適合作為高等學(xué)校電子類、通信類、計算機類、自動化類本科生的實驗教材。
《數(shù)字電子技術(shù)實驗教程及報告書》是根據(jù)高等學(xué)校電類專業(yè)本科生實驗要求而編寫的?!稊?shù)字電子技術(shù)實驗教程及報告書》共分三部分內(nèi)容,第一部分實為驗基礎(chǔ)知識;第二部分為基礎(chǔ)性實驗;第三部分為電子技術(shù)課程設(shè)計;書后有附錄。
前言
第1章概述1
1 1實驗與課程設(shè)計的目的及意義1
1 1 1數(shù)字電子技術(shù)實驗的目的及
意義1
1 1 2數(shù)字電子技術(shù)課程設(shè)計的目的
及意義1
1 2實驗的要求與規(guī)范2
1 2 1實驗守則2
1 2 2數(shù)電實驗的基本步驟3
1 3課程設(shè)計的要求與規(guī)范4
1 3 1課程設(shè)計的基本要求5
1 3 2課程設(shè)計的教學(xué)過程5
1 3 3課程設(shè)計的一般過程與規(guī)范6
第2章基礎(chǔ)實驗8
2 1TTL與CMOS集成電路邏輯功能及
參數(shù)測試8
2 1 1TTL門電路邏輯功能測試8
2 1 2TTL與非門電路參數(shù)測試13
2 1 3CMOS門電路邏輯功能及參數(shù)
測試19
2 2組合邏輯電路基本實驗25
2 2 1組合邏輯電路設(shè)計與測試25
2 2 2譯碼器及其應(yīng)用電路31
2 2 3數(shù)據(jù)選擇器及其應(yīng)用電路35
2 2 4顯示譯碼器電路39
2 3觸發(fā)器邏輯功能測試及其應(yīng)用45
2 3 1觸發(fā)器邏輯功能測試45
2 3 2觸發(fā)器基本應(yīng)用電路51
2 4時序邏輯電路基本實驗55
2 4 1觸發(fā)器設(shè)計計數(shù)器55
2 4 2集成計數(shù)器及其應(yīng)用59
2 4 3移位寄存器及其應(yīng)用63
2 5555定時器的功能及應(yīng)用67
2 6D A轉(zhuǎn)換器和A D轉(zhuǎn)換器73
2 6 1D A轉(zhuǎn)換器73
2 6 2A D轉(zhuǎn)換器74
第3章綜合設(shè)計型實驗79
3 1組合邏輯電路的設(shè)計與實現(xiàn)79
3 1 1代碼轉(zhuǎn)換電路的實現(xiàn)79
3 1 2病房呼叫系統(tǒng)設(shè)計80
3 1 3十進制加法器的設(shè)計81
3 2時序邏輯電路的設(shè)計與實現(xiàn)82
3 2 1序列檢測電路82
3 2 2數(shù)字頻率計83
3 2 3可控脈沖發(fā)生器85
3 3實用電路86
3 3 1琴鍵控制電路的設(shè)計與實現(xiàn)86
3 3 2數(shù)字鐘的設(shè)計及實現(xiàn)87
第4章數(shù)字系統(tǒng)課程設(shè)計89
4 1數(shù)字系統(tǒng)認(rèn)識89
4 2數(shù)字系統(tǒng)設(shè)計及調(diào)試方法89
4 3數(shù)字系統(tǒng)設(shè)計舉例90
4 3 1人行橫道交通信號燈控制系統(tǒng)
設(shè)計90
4 3 2簡易自動售飲料機96
4 4電路仿真及實現(xiàn)舉例101
4 4 1電路仿真軟件簡介101
4 4 2電路、設(shè)計、仿真及實現(xiàn)舉例105
4 5課程設(shè)計任務(wù)109
4 5 1組合邏輯設(shè)計練習(xí)題109
4 5 2數(shù)字系統(tǒng)綜合設(shè)計題111
4 6數(shù)字電子技術(shù)課程設(shè)計報告模板122
附錄124
附錄AMAX plusⅡ使用簡介124
A 1文件錄入125
A 2電路仿真133
A 3引腳設(shè)定142
A 4下載測試144
附錄BVerilog HDL語言簡介150
B 1Verilog HDL的特點151
B 2簡單的Verilog HDL模塊152
B 3Verilog HDL的語法要點161
B 4Verilog HDL的開發(fā)流程171
附錄C故障檢測與診斷172
C 1產(chǎn)生故障的原因172
C 2故障的查找和分析173
C 3故障的診斷與排除174
參考文獻176 2100433B